रीडिंग पेन PLL लूप फ़िल्टर और बैंडविड्थ: 11 SKUs में स्थिरता

दर्शक:रीडिंग पेन में जिटर-क्लीनिंग PLL के लिए लूप फ़िल्टर टोपोलॉजी और बैंडविड्थ चुनने वाले हार्डवेयर इंजीनियरिंग लीड्स और PLL विशेषज्ञ। द्वितीयक: OEM फ़र्मवेयर आर्किटेक्ट्स जिन्हें तापमान या लोड परिवर्तन के तहत सबसे खराब स्थिति की फ्रीक्वेंसी ड्रिफ्ट का अनुमान लगाना होता है।

एक जर्मन स्कूल वितरक ने Q4 2024 में KF1 की 180 यूनिट "क्लिक-पॉप" ऑडियो दोष के साथ लौटाई। हमने 8 यूनिट निकालीं, BLE रेडियो के 2.4 GHz आउटपुट से Rohde & Schwarz FSVR स्पेक्ट्रम एनालाइज़र जोड़ा, और कैरियर से 24 kHz दूर -42 dBc पर रेफ़रेंस स्पर्स मापे। मूल कारण: PLL लूप फ़िल्टर की बैंडविड्थ डिज़ाइन की 100 kHz के बजाय 240 kHz थी, जिससे रेफ़रेंस स्पर्स लीक हो गए; गलत पार्ट्स (2.2 nF और 4.7 kΩ के बजाय 1.2 nF और 6.8 kΩ) लागत कम करने के प्रयास में बदल दिए गए थे। डिज़ाइन-स्पेक लूप फ़िल्टर पर वापस जाने से स्पर्स -68 dBc तक गिर गए और दोष दूर हो गया। हर रीडिंग पेन (B1, B2, F8, K7, KF1, L5, P2, Q6, Q8, T2, Y6) एक विशिष्ट PLL लूप फ़िल्टर टोपोलॉजी का उपयोग करता है, और यह गाइड बैंडविड्थ, फ़ेज़ मार्जिन और कंपोनेंट चुनाव के बारे में बताती है जो यह तय करते हैं कि PLL साफ़ लॉक होता है या नहीं।

1. रीडिंग पेन पर PLL लूप फ़िल्टर डिज़ाइन क्यों मायने रखता है

रीडिंग पेन पर एक PLL (फ़ेज़-लॉक्ड लूप) रेफ़रेंस क्लॉक (आमतौर पर क्वार्ट्ज़ क्रिस्टल से 24 MHz या 26 MHz) लेता है और उसे टार्गेट आउटपुट फ्रीक्वेंसी (रेडियो रेफ़रेंस के लिए 26 MHz, OID सेंसर क्लॉक के लिए 50 MHz, ऑडियो कोडेक के लिए 96 MHz) तक गुणा करता है। PLL में एक PFD (फ़ेज़-फ्रीक्वेंसी डिटेक्टर), एक चार्ज पंप, एक लूप फ़िल्टर, एक VCO (वोल्टेज-कंट्रोल्ड ऑसिलेटर) और एक फ़ीडबैक डिवाइडर होता है। लूप फ़िल्टर वह एनालॉग सर्किट है जो PFD के डिजिटल पल्सों को VCO के लिए स्मूथ कंट्रोल वोल्टेज में बदलता है।

लूप फ़िल्टर की बैंडविड्थ तीन महत्वपूर्ण परफ़ॉर्मेंस मेट्रिक्स तय करती है: जिटर एटेन्यूएशन, रेफ़रेंस स्पर सप्रेशन और लॉक टाइम। व्यापक बैंडविड्थ (उदाहरण के लिए, 500 kHz) VCO फ़ेज़ नॉइज़ को अधिक आक्रामक रूप से कम करती है लेकिन रेफ़रेंस स्पर्स को पास होने देती है। संकरी बैंडविड्थ (उदाहरण के लिए, 30 kHz) रेफ़रेंस स्पर्स को 40 dB अधिक दमन करती है लेकिन लॉक टाइम 200 µs से 4 ms तक बढ़ा देती है और VCO फ़ेज़ नॉइज़ को कम प्रभावी रूप से कम करती है। डिज़ाइन लक्ष्य विशिष्ट एप्लिकेशन के लिए इन तीनों मेट्रिक्स को संतुलित करने वाली बैंडविड्थ है।

रीडिंग पेन पर PLL की दो विफलता मोड हैं। पहली है ऑडियो बैंड में लीक होने वाले रेफ़रेंस स्पर्स, जहाँ वे क्लिक-पॉप आर्टिफ़ैक्ट पैदा करते हैं। रेफ़रेंस स्पर्स PFD कम्पैरिज़न फ्रीक्वेंसी (आमतौर पर 1 MHz से 5 MHz) पर होते हैं, और उस फ्रीक्वेंसी पर कोई भी सिग्नल जो लूप फ़िल्टर से लीक होता है, VCO आउटपुट पर साइडबैंड के रूप में दिखाई देता है। दूसरी है तापमान ट्रांज़िएंट के दौरान PLL अनलॉक, जहाँ -10 °C से +25 °C तक कोल्ड स्टार्ट VCO कंट्रोल वोल्टेज को ओवरशूट करने और लॉक खोने का कारण बनता है। लूप फ़िल्टर का फ़ेज़ मार्जिन (आमतौर पर 50° से 70°) तय करता है कि क्या PLL बिना अनलॉक हुए तापमान ट्रांज़िएंट से उबर सकता है।

2. तीन लूप फ़िल्टर टोपोलॉजी

हम 11 SKU में तीन लूप फ़िल्टर टोपोलॉजी का उपयोग करते हैं। पहली है MCU-आंतरिक 2nd-order RC फ़िल्टर जो B1, B2 और P2 पर उपयोग होती है। दूसरी है बाहरी 3rd-order RC फ़िल्टर जो F8, K7, KF1, Q6 और Q8 पर उपयोग होती है। तीसरी है बाहरी 4th-order active फ़िल्टर जो L5 और T2 पर उपयोग होती है। Y6 में VCTCXO उपयोग होता है जिसके लिए लूप फ़िल्टर की आवश्यकता नहीं होती।

2nd-order RC फ़िल्टर एक सीरीज़ रेज़िस्टर (R1) और ग्राउंड के लिए एक कैपेसिटर (C1) है, वैकल्पिक रूप से समानांतर में दूसरे कैपेसिटर (C2) के साथ। ट्रांसफ़र फ़ंक्शन में एक पोल (RC कॉर्नर पर) और एक ज़ीरो (R1/C1 अनुपात द्वारा निर्धारित) होता है। बैंडविड्थ लगभग 1 / (2π × R1 × C1) होती है, इसलिए 4.7 kΩ रेज़िस्टर और 220 pF कैपेसिटर 154 kHz की बैंडविड्थ देते हैं। फ़ेज़ मार्जिन लगभग 50° से 55° होता है, जो तापमान में स्थिर संचालन के लिए सीमांत है।

3rd-order RC फ़िल्टर पहले चरण के बाद दूसरा RC चरण (R2 और C2) जोड़ता है। दूसरा चरण उच्च आवृत्ति पर एक पोल जोड़ता है (आमतौर पर पहले पोल का 5× से 10×), जो लूप स्थिरता को प्रभावित किए बिना पहले पोल से ऊपर की रेफ़रेंस स्पर को क्षीण करता है। 3rd-order फ़िल्टर, 2nd-order फ़िल्टर की तुलना में 20 dB अधिक रेफ़रेंस-स्पर दमन प्रदान करता है, अधिक जटिल कंपोनेंट चयन की कीमत पर।

4th-order active फ़िल्टर RC चरणों के बीच एक op-amp बफ़र का उपयोग करता है, जो दूसरे RC चरण को कम-प्रतिबाधा ड्राइव प्रदान करता है। Op-amp दूसरे RC चरण द्वारा पहले पर पड़ने वाले लोडिंग प्रभाव को समाप्त करता है, जिससे प्रत्येक पोल का स्वतंत्र ट्यूनिंग संभव होता है। 4th-order फ़िल्टर, 2nd-order फ़िल्टर की तुलना में 30 dB अधिक रेफ़रेंस-स्पर दमन और व्यापक फ़ेज़ मार्जिन (50° की तुलना में 65°) प्रदान करता है, लेकिन BOM लागत में $0.42 जोड़ता है।

खरीदार सुझाव: जब आप ऑडियोबुक एप्लिकेशन के लिए प्राइवेट-लेबल बिल्ड ऑर्डर करें जिसके लिए उच्च ऑडियो SNR (≥96 dB) या लंबी BLE रेंज (≥12 मी) की आवश्यकता होती है, तो 3rd-order लूप फ़िल्टर के साथ SiT8208 बाहरी PLL निर्दिष्ट करें। प्रति यूनिट $0.86 BOM वृद्धि कम ऑडियो दोषों के माध्यम से शिप किए गए पहले 800 यूनिट में वसूल की जाती है।

3. प्रत्येक SKU के लिए लूप बैंडविड्थ की गणना

लूप बैंडविड्थ की गणना तीन समीकरणों से की जाती है। पहला समीकरण बैंडविड्थ, PFD आवृत्ति और डैम्पिंग फ़ैक्टर के बीच संबंध है। बैंडविड्थ लगभग PFD आवृत्ति को (2π × डैम्पिंग फ़ैक्टर) से विभाजित करने पर प्राप्त होती है। दूसरा समीकरण डैम्पिंग फ़ैक्टर और चार्ज-पंप करंट के बीच संबंध है। डैम्पिंग फ़ैक्टर लगभग (R1 × Icp) / (N × Kvco) होता है, जहाँ R1 लूप फ़िल्टर रेज़िस्टर है, Icp चार्ज-पंप करंट है, N फ़ीडबैक डिवाइडर अनुपात है, और Kvco VCO गेन है। तीसरा समीकरण C1 और प्राकृतिक आवृत्ति के बीच संबंध है। C1 लगभग (Icp × Kvco) / (R1 × ωn² × N) होता है।

F8 पर SiT8208 के लिए, PFD आवृत्ति 1 MHz है (26 MHz रेफ़रेंस को 26 से विभाजित करके निर्धारित), चार्ज-पंप करंट 1.2 mA है, VCO गेन 80 MHz/V है, और फ़ीडबैक डिवाइडर अनुपात 1 है (1× PLL गुणक)। लक्ष्य डैम्पिंग फ़ैक्टर 1.0 है (क्रांतिक रूप से डैम्प्ड), जो 100 kHz की प्राकृतिक आवृत्ति और लगभग 100 kHz की लूप बैंडविड्थ देता है। R1 4.7 kΩ है और C1 2.2 nF है, जो 15.4 kHz का पहला पोल देता है। R2 1.2 kΩ है और C2 220 pF है, जो 600 kHz का दूसरा पोल देता है।

L5 पर SiT95201 के लिए, PFD आवृत्ति 4 MHz है (48 MHz रेफ़रेंस को 12 से विभाजित करके निर्धारित), चार्ज-पंप करंट 2.4 mA है, VCO गेन 60 MHz/V है, और फ़ीडबैक डिवाइडर 1 है। लक्ष्य डैम्पिंग फ़ैक्टर 0.9 है (हल्का अंडर-डैम्प्ड), जो 4th-order active फ़िल्टर के साथ 200 kHz की प्राकृतिक आवृत्ति और 80 kHz की लूप बैंडविड्थ देता है। Op-amp एक OPA369 कम-पावर, कम-शोर एम्प्लीफ़ायर है जिसकी लागत $0.32 प्रति यूनिट है।

4. टोपोलॉजी के अनुसार घटक चयन

B1, B2, और P2 पर द्वितीय-क्रम का RC फ़िल्टर 4.7 kΩ 0402 रेज़िस्टर (Yageo RC0402FR-074K7L) और 220 pF 0402 X7R कैपेसिटर (Murata GRM1555C1H221JA01D) का उपयोग करता है। इन पुर्ज़ों की कीमत $0.012 प्रति सेट है और इनकी संयुक्त DC सहनशीलता ±5% है, जिसे PLL बिना किसी समस्या के सहन कर लेता है।

F8, K7, KF1, Q6, Q8 पर तृतीय-क्रम का RC फ़िल्टर 4.7 kΩ + 1.2 kΩ रेज़िस्टर युग्म (दो Yageo 0402) और 2.2 nF + 220 pF कैपेसिटर युग्म (Murata X7R 0402) का उपयोग करता है। इन पुर्ज़ों की कीमत $0.024 प्रति सेट है और इनकी संयुक्त सहनशीलता ±5% है।

L5 और T2 पर चतुर्थ-क्रम का सक्रिय फ़िल्टर दो 0402 RC युग्मों के साथ एक 5-पिन SOT-23 पैकेज में OPA369 ऑप-एम्प का उपयोग करता है। ऑप-एम्प पहले और दूसरे RC चरणों के बीच यूनिटी-गेन बफ़रिंग प्रदान करता है। इन पुर्ज़ों की कीमत $0.42 प्रति सेट है और इनकी संयुक्त सहनशीलता ±2% है।

तृतीय-क्रम के फ़िल्टर पुर्ज़ों के लिए 2026 की पहली तिमाही का एक प्रतिनिधि AVL सर्वेक्षण Yageo से 4.7 kΩ रेज़िस्टर $0.0028 लैंडेड पर (Vishay के माध्यम से दोहरा स्रोत), Yageo से 1.2 kΩ रेज़िस्टर $0.0028 लैंडेड पर (Stackpole के माध्यम से दोहरा स्रोत), Murata से 2.2 nF X7R कैपेसिटर $0.012 लैंडेड पर (Samsung के माध्यम से दोहरा स्रोत), और Murata से 220 pF X7R कैपेसिटर $0.008 लैंडेड पर (TDK के माध्यम से दोहरा स्रोत) दिखाता है। तृतीय-क्रम के पूर्ण फ़िल्टर BOM की कीमत $0.025 प्रति सेट है।

5. लॉक-टाइम पर विचार

लॉक समय लूप बैंडविड्थ के व्युत्क्रमानुपाती होता है: 200 kHz 200 µs में लॉक होता है, 100 kHz 700 µs में, 60 kHz 4 ms में। रीडिंग पेन फ़र्मवेयर पावर-अप पर 1 ms तक सहन कर सकता है क्योंकि बूटलोडर पहले 50 ms के दौरान एक निश्चित 24 MHz पर चलता है; यह BLE चैनल हॉपिंग के दौरान 4 ms को सहन नहीं कर सकता, जहाँ छूटे हुए पैकेट कनेक्शन ड्रॉप का कारण बनते हैं।

F8 और Q6 मिड-टियर लूप 100 kHz पर 700 µs के लॉक टाइम के साथ चलते हैं, जो 1 ms की सीमा से आराम से नीचे है। L5 और T2 प्रीमियम लूप 60–80 kHz पर 1.2–1.6 ms के लॉक टाइम के साथ चलते हैं, इसलिए इनमें एक फ़ास्ट-लॉक सर्किट शामिल होता है जो चैनल हॉप के दौरान बैंडविड्थ को 500 kHz पर और लॉक के बाद 80 kHz पर वापस स्विच करता है, जिससे हॉप्स के दौरान 200 µs प्राप्त होता है।

6. पीएलएल लूप फ़िल्टर के लिए पीसीबी लेआउट नियम

पाँच लेआउट नियम तय करते हैं कि पीएलएल साफ़ लॉक होगा या रिंग करेगा। (1) लूप फ़िल्टर को पीएलएल आईसी के 5 मिमी के भीतर रखा जाना चाहिए। (2) लूप फ़िल्टर का ग्राउंड सीधे पीएलएल आईसी के ग्राउंड पिन से जुड़ना चाहिए, साझा ग्राउंड प्लेन से नहीं। (3) लूप फ़िल्टर के इनपुट ट्रेस को दोनों तरफ़ ग्राउंड ट्रेस से सुरक्षित रखा जाना चाहिए। (4) कोई भी डिजिटल सिग्नल लूप फ़िल्टर ट्रेस के 3 मिमी के भीतर से नहीं गुज़रना चाहिए। (5) वीसीओ पावर सप्लाई को वीसीओ सप्लाई पिन के 2 मिमी के भीतर 100 nF + 10 µF कैपेसिटर जोड़ी से डिकपल किया जाना चाहिए।

सबसे आम विफलता मोड (2025 में फ़ील्ड रिटर्न का 32%) था लूप फ़िल्टर को पीएलएल के एनालॉग ग्राउंड पिन के बजाय साझा डिजिटल ग्राउंड प्लेन से जोड़ना। साझा ग्राउंड ने वीसीओ कंट्रोल वोल्टेज में 4 mV डिजिटल स्विचिंग शोर पेश किया, जिसने 24 kHz पीएफ़डी दर पर आउटपुट फ़्रीक्वेंसी को मॉड्युलेट किया। इसका समाधान है स्टार-ग्राउंड टोपोलॉजी का उपयोग करना जहाँ पीएलएल का एनालॉग ग्राउंड पिन लूप फ़िल्टर के लिए एकमात्र ग्राउंड रेफ़रेंस हो।

दूसरा आम विफलता मोड (फ़ील्ड रिटर्न का 18%) था लूप फ़िल्टर कैपेसिटर को X7R के बजाय Y5V डाइइलेक्ट्रिक से बदलना। -10 °C पर Y5V में 60% कैपेसिटेंस हानि होती है, जो पीएलएल बैंडविड्थ को 100 kHz से 240 kHz पर ले जाती है और रेफ़रेंस स्पर्स को गुज़रने देती है। इसका समाधान है पार्ट-नंबर कंट्रोल के माध्यम से X7R डाइइलेक्ट्रिक लागू करना।

7. पीएलएल स्थिरता विज़ुअलाइज़ेशन

8. पीएलएल विफलता मोड और लागत ट्रेड-ऑफ़

तीन फ़ील्ड विफलता मोड पीएलएल लूप फ़िल्टर समस्याओं से आते हैं। पहला है क्लिक-पॉप ऑडियो जब रेफ़रेंस स्पर्स ऑडियो कोडेक में लीक होते हैं; लूप फ़िल्टर डिज़ाइन को सही करने के बाद KF1 दर 1.2% से घटकर 0.04% हो गई। दूसरा है चैनल हॉपिंग के दौरान BLE कनेक्शन ड्रॉप; SiT8208 माइग्रेशन के बाद Q8 ड्रॉप दर 0.6% से घटकर 0.06% हो गई। तीसरा है बूट-टाइम मिस जब लॉक टाइम 1 ms से अधिक हो; फ़ास्ट-लॉक सर्किट जोड़ने के बाद L5 मिस दर 0.4% से घटकर 0.04% हो गई।

लागत-बनाम-मार्जिन ट्रेड-ऑफ़ हमारे SKU सिलेक्टर टूल को चलाता है। OID-बुक रीडर के लिए टूल MCU-इंटरनल 2nd-ऑर्डर फ़िल्टर के साथ B1, B2, या P2 की सिफ़ारिश करता है; ऑडियोबुक ऐप्स के लिए SiT8208 के साथ F8 या Q6; प्रीमियम OEM प्रोग्राम के लिए L5, T2, या Y6। कस्टम पीएलएल बैंडविड्थ के लिए 14 सप्ताह और 3,000-यूनिट MOQ आवश्यक है।

संबंधित रीडिंग

• रीडिंग पेन क्लॉक ट्री डिज़ाइन और जिटर बजट
• रीडिंग पेन पावर रेल शोर और डिकपलिंग रणनीति
• रीडिंग पेन ग्राउंड बाउंस और SSOP पैकेज इंडक्टेंस
• रीडिंग पेन पीसीबी डिज़ाइन और ईएमसी संगतता
• रीडिंग पेन EMI EMC और ESD परीक्षण
• रीडिंग पेन क्रिस्टल ऑसिलेटर चयन
• ODM रीडिंग पेन इंजीनियरिंग सेवा
• रीडिंग पेन कोटेशन का अनुरोध करें