Lazo PLL y ancho de banda del lápiz lector: estabilidad en 11 SKU

Audiencia: Responsables de ingeniería de hardware y especialistas en PLL que seleccionan la topología del filtro de lazo y el ancho de banda para el PLL de limpieza de jitter dentro de un lápiz lector. Secundario: arquitectos de firmware OEM que deben estimar la peor deriva de frecuencia bajo cambios de temperatura o carga.

Un distribuidor escolar alemán devolvió 180 unidades del KF1 en el Q4 de 2024 con un defecto de audio tipo "click-pop". Retiramos 8 unidades, conectamos un analizador de espectro Rohde & Schwarz FSVR a la salida de radio BLE de 2,4 GHz y medimos espurias de referencia a -42 dBc, 24 kHz de la portadora. Causa raíz: el ancho de banda del filtro de lazo del PLL era de 240 kHz en lugar de los 100 kHz de diseño, lo que permitió que las espurias de referencia se filtraran; en un esfuerzo de reducción de costes se habían sustituido componentes equivocados (1,2 nF y 6,8 kΩ en lugar de 2,2 nF y 4,7 kΩ). Volver al filtro de lazo de especificación de diseño redujo las espurias a -68 dBc y eliminó el defecto. Cada lápiz lector (B1, B2, F8, K7, KF1, L5, P2, Q6, Q8, T2, Y6) utiliza una topología específica de filtro de lazo PLL, y esta guía recorre el ancho de banda, el margen de fase y la elección de componentes que determinan si el PLL se bloquea de forma limpia.

1. Por qué es importante el diseño del filtro de lazo PLL en un lápiz lector

Un PLL (phase-locked loop, bucle de enganche de fase) en un lápiz lector toma un reloj de referencia (típicamente 24 MHz o 26 MHz de un cristal de cuarzo) y lo multiplica hasta una frecuencia de salida objetivo (26 MHz para la referencia de radio, 50 MHz para el reloj del sensor OID, 96 MHz para el códec de audio). El PLL contiene un detector de fase-frecuencia (PFD), una bomba de carga, un filtro de lazo, un VCO (oscilador controlado por tensión) y un divisor de realimentación. El filtro de lazo es el circuito analógico que convierte los pulsos digitales del PFD en una tensión de control suave para el VCO.

El ancho de banda del filtro de lazo determina tres métricas críticas de rendimiento: atenuación de jitter, supresión de espurias de referencia y tiempo de bloqueo. Un ancho de banda mayor (por ejemplo, 500 kHz) atenúa más agresivamente el ruido de fase del VCO pero deja pasar las espurias de referencia. Un ancho de banda más estrecho (por ejemplo, 30 kHz) suprime las espurias de referencia en 40 dB más, pero aumenta el tiempo de bloqueo de 200 µs a 4 ms y atenúa el ruido de fase del VCO de forma menos eficaz. El objetivo de diseño es un ancho de banda que equilibre estas tres métricas para la aplicación específica.

En un lápiz lector, el PLL tiene dos modos de fallo. El primero son las espurias de referencia que se filtran en la banda de audio, donde causan artefactos tipo click-pop. Las espurias de referencia se producen a la frecuencia de comparación del PFD (típicamente de 1 MHz a 5 MHz), y cualquier señal a esa frecuencia que se filtre a través del filtro de lazo aparece como bandas laterales en la salida del VCO. El segundo son los desbloqueos del PLL durante transitorios de temperatura, donde un arranque en frío desde -10 °C hasta +25 °C hace que la tensión de control del VCO se sobrepase y pierda el enganche. El margen de fase del filtro de lazo (típicamente de 50° a 70°) determina si el PLL puede soportar el transitorio de temperatura sin desbloquearse.

2. Las tres topologías de filtro de bucle

Utilizamos tres topologías de filtro de bucle en los 11 SKU. La primera es el filtro RC de 2.º orden interno del MCU, empleado en B1, B2 y P2. La segunda es el filtro RC externo de 3.er orden, empleado en F8, K7, KF1, Q6 y Q8. La tercera es el filtro activo externo de 4.º orden, empleado en L5 y T2. El Y6 utiliza un VCTCXO que no requiere filtro de bucle.

El filtro RC de 2.º orden está formado por una resistencia en serie (R1) y un condensador a masa (C1), opcionalmente con un segundo condensador (C2) en paralelo. La función de transferencia tiene un polo (en la esquina RC) y un cero (definido por la relación R1/C1). El ancho de banda es aproximadamente 1 / (2π × R1 × C1), por lo que una resistencia de 4.7 kΩ y un condensador de 220 pF dan un ancho de banda de 154 kHz. El margen de fase es de aproximadamente 50° a 55°, lo cual es marginal para un funcionamiento estable en todo el rango de temperatura.

El filtro RC de 3.er orden añade una segunda etapa RC (R2 y C2) después de la primera etapa. La segunda etapa añade un polo a una frecuencia más alta (normalmente entre 5× y 10× el primer polo), lo que atenúa los espurios de referencia por encima del primer polo sin afectar a la estabilidad del bucle. El filtro de 3.er orden ofrece 20 dB más de supresión de espurios de referencia que el filtro de 2.º orden, a costa de una selección de componentes más compleja.

El filtro activo de 4.º orden utiliza un amplificador operacional como buffer entre las etapas RC, proporcionando una excitación de baja impedancia a la segunda etapa RC. El amplificador operacional elimina el efecto de carga que la segunda etapa RC ejerce sobre la primera, lo que permite el ajuste independiente de cada polo. El filtro de 4.º orden ofrece 30 dB más de supresión de espurios de referencia que el filtro de 2.º orden y un margen de fase más amplio (65° frente a 50°), pero añade $0.42 al coste de la lista de materiales (BOM).

Consejo para el comprador: Cuando encargue una unidad de marca blanca para una aplicación de audiolibros que requiera una SNR de audio elevada (≥96 dB) o un alcance BLE largo (≥12 m), especifique el PLL externo SiT8208 con el filtro de bucle de 3.er orden. El sobrecoste de $0.86 en la lista de materiales por unidad se amortiza en las primeras 800 unidades enviadas gracias a la reducción de defectos de audio.

3. Cálculo del ancho de banda de bucle para cada SKU

El ancho de banda de bucle se calcula a partir de tres ecuaciones. La primera ecuación es la relación entre el ancho de banda, la frecuencia del PFD y el factor de amortiguamiento. El ancho de banda es aproximadamente la frecuencia del PFD dividida por (2π × factor de amortiguamiento). La segunda ecuación es la relación entre el factor de amortiguamiento y la corriente de la bomba de carga. El factor de amortiguamiento es aproximadamente (R1 × Icp) / (N × Kvco), donde R1 es la resistencia del filtro de bucle, Icp es la corriente de la bomba de carga, N es la relación del divisor de retroalimentación y Kvco es la ganancia del VCO. La tercera ecuación es la relación entre C1 y la frecuencia natural. C1 es aproximadamente (Icp × Kvco) / (R1 × ωn² × N).

Para el SiT8208 en F8, la frecuencia del PFD es de 1 MHz (fijada por la referencia de 26 MHz dividida entre 26), la corriente de la bomba de carga es de 1.2 mA, la ganancia del VCO es de 80 MHz/V y la relación del divisor de retroalimentación es 1 (multiplicador PLL de 1×). El factor de amortiguamiento objetivo es 1.0 (amortiguamiento crítico), lo que da una frecuencia natural de 100 kHz y un ancho de banda de bucle de aproximadamente 100 kHz. R1 es de 4.7 kΩ y C1 es de 2.2 nF, lo que da un primer polo de 15.4 kHz. R2 es de 1.2 kΩ y C2 es de 220 pF, lo que da un segundo polo de 600 kHz.

Para el SiT95201 en L5, la frecuencia del PFD es de 4 MHz (fijada por la referencia de 48 MHz dividida entre 12), la corriente de la bomba de carga es de 2.4 mA, la ganancia del VCO es de 60 MHz/V y el divisor de retroalimentación es 1. El factor de amortiguamiento objetivo es 0.9 (ligeramente subamortiguado), lo que da una frecuencia natural de 200 kHz y un ancho de banda de bucle de 80 kHz con el filtro activo de 4.º orden. El amplificador operacional es un OPA369 de bajo consumo y bajo ruido, con un coste de $0.32 por unidad.

4. Selección de componentes por topología

El filtro RC de 2.º orden en B1, B2 y P2 utiliza una resistencia 0402 de 4,7 kΩ (Yageo RC0402FR-074K7L) y un condensador X7R 0402 de 220 pF (Murata GRM1555C1H221JA01D). El conjunto de componentes cuesta 0,012 USD por juego y presenta una tolerancia combinada en CC de ±5 %, que el PLL tolera sin problemas.

El filtro RC de 3.er orden en F8, K7, KF1, Q6 y Q8 utiliza un par de resistencias de 4,7 kΩ + 1,2 kΩ (dos Yageo 0402) y un par de condensadores de 2,2 nF + 220 pF (Murata X7R 0402). El conjunto de componentes cuesta 0,024 USD por juego y presenta una tolerancia combinada de ±5 %.

El filtro activo de 4.º orden en L5 y T2 utiliza dos pares RC 0402 más un amplificador operacional OPA369 en encapsulado SOT-23 de 5 pines. El amplificador operacional ofrece un buffering de ganancia unitaria entre la primera y la segunda etapa RC. El conjunto de componentes cuesta 0,42 USD por juego y presenta una tolerancia combinada de ±2 %.

Un estudio representativo de la AVL del 1.er trimestre de 2026 para los componentes del filtro de 3.er orden muestra resistencias de 4,7 kΩ de Yageo a 0,0028 USD en destino (con doble fuente a través de Vishay), resistencias de 1,2 kΩ de Yageo a 0,0028 USD en destino (con doble fuente a través de Stackpole), condensadores X7R de 2,2 nF de Murata a 0,012 USD en destino (con doble fuente a través de Samsung) y condensadores X7R de 220 pF de Murata a 0,008 USD en destino (con doble fuente a través de TDK). La lista de materiales (BOM) completa del filtro de 3.er orden es de 0,025 USD por juego.

5. Consideraciones sobre el tiempo de enganche (Lock-Time)

El tiempo de enganche es inversamente proporcional al ancho de banda del lazo: 200 kHz engancha en 200 µs, 100 kHz en 700 µs, 60 kHz en 4 ms. El firmware del lápiz lector tolera hasta 1 ms en el arranque porque el bootloader se ejecuta a 24 MHz fijos durante los primeros 50 ms; no tolera 4 ms durante el salto de canales BLE, ya que la pérdida de paquetes provoca caídas de conexión.

Los lazos de gama media F8 y Q6 funcionan a 100 kHz con un tiempo de enganche de 700 µs, cómodamente por debajo del umbral de 1 ms. Los lazos premium L5 y T2 funcionan a 60–80 kHz con un tiempo de enganche de 1,2–1,6 ms, por lo que incluyen un circuito de enganche rápido que conmuta el ancho de banda a 500 kHz durante los saltos de canal y vuelve a 80 kHz tras el enganche, logrando 200 µs durante los saltos.

6. Reglas de diseño de PCB para el filtro de bucle del PLL

Cinco reglas de diseño determinan si el PLL se bloquea de forma limpia o presenta oscilaciones. (1) El filtro de bucle debe colocarse a menos de 5 mm del IC del PLL. (2) La tierra del filtro de bucle debe conectarse directamente al pin de tierra del IC del PLL, no a un plano de tierra compartido. (3) La pista de entrada del filtro de bucle debe estar protegida por una pista de tierra en ambos lados. (4) Ninguna señal digital puede pasar a menos de 3 mm de las pistas del filtro de bucle. (5) La alimentación del VCO debe desacoplarse con un par de capacitores de 100 nF + 10 µF a menos de 2 mm del pin de alimentación del VCO.

El modo de fallo más común (32% de las devoluciones de campo en 2025) fue el filtro de bucle conectado a un plano de tierra digital compartido en lugar del pin de tierra analógica del PLL. La tierra compartida introdujo 4 mV de ruido de conmutación digital en la tensión de control del VCO, lo que moduló la frecuencia de salida a la tasa del PFD de 24 kHz. La solución es utilizar una topología de tierra en estrella donde el pin de tierra analógica del PLL sea la única referencia de tierra para el filtro de bucle.

Un segundo modo de fallo común (18% de las devoluciones de campo) fue la sustitución del capacitor del filtro de bucle por un dieléctrico Y5V en lugar de X7R. Y5V presenta una pérdida de capacitancia del 60% a -10 °C, lo que desplazó el ancho de banda del PLL de 100 kHz a 240 kHz y permitió el paso de los espurios de referencia. La solución es imponer el dieléctrico X7R mediante el control de números de parte.

7. Visualización de la estabilidad del PLL

8. Modos de fallo del PLL y relación coste-rendimiento

Tres modos de fallo en campo provienen de problemas en el filtro de bucle del PLL. El primero son clics y pops en el audio cuando los espurios de referencia se filtran hacia el códec de audio; la tasa de KF1 bajó del 1.2% al 0.04% tras corregir el diseño del filtro de bucle. El segundo son caídas de conexión BLE durante el salto de canal; la tasa de caídas del Q8 bajó del 0.6% al 0.06% tras la migración al SiT8208. El tercero es el fallo de tiempo de arranque cuando el tiempo de bloqueo supera 1 ms; la tasa de fallos del L5 bajó del 0.4% al 0.04% tras añadir el circuito de fast-lock.

La relación coste-margen impulsa nuestra herramienta de selección de SKU. Para lectores de libros OID, la herramienta recomienda B1, B2 o P2 con el filtro interno de 2.º orden del MCU; para aplicaciones de audiolibros, F8 o Q6 con el SiT8208; para programas OEM premium, L5, T2 o Y6. Un ancho de banda de PLL personalizado requiere 14 semanas y un MOQ de 3,000 unidades.

Lecturas relacionadas

• Diseño del árbol de reloj y presupuesto de jitter del lápiz lector
• Ruido de las líneas de alimentación y estrategia de desacoplo del lápiz lector
• Rebote de tierra e inductancia del encapsulado SSOP del lápiz lector
• Diseño de PCB y compatibilidad EMC del lápiz lector
• Pruebas EMI EMC y ESD del lápiz lector
• Selección del oscilador de cristal del lápiz lector
• Servicio de ingeniería de lápices lectores ODM
• Solicite una cotización de lápiz lector