Pen Baca PLL Loop Filter dan Lebar Jalur: Kestabilan Merentasi 11 SKU

Khalayak sasaran: Ketua jurutera perkakasan dan pakar PLL yang memilih topologi penapis gelung dan jalur lebar untuk PLL pembersihan jitter dalam pen bacaan. Sekunder: pereka bentuk firmware OEM yang mesti menganggar anjakan frekuensi terburuk dalam keadaan perubahan suhu atau beban.

Seorang pengedar sekolah Jerman memulangkan 180 unit KF1 pada S4 2024 dengan kecacatan audio "click-pop". Kami membuka 8 unit, menyambungkan penganalisis spektrum Rohde & Schwarz FSVR pada output 2.4 GHz radio BLE, dan mengukur spur rujukan pada -42 dBc, 24 kHz dari pembawa. Punca utama: jalur lebar penapis gelung PLL ialah 240 kHz berbanding reka bentuk 100 kHz, menyebabkan spur rujukan bocor; komponen yang salah (1.2 nF dan 6.8 kΩ berbanding 2.2 nF dan 4.7 kΩ) telah diganti dalam usaha pengurangan kos. Pemulihan kepada penapis gelung spesifikasi reka bentuk menurunkan spur kepada -68 dBc dan menghapuskan kecacatan tersebut. Setiap pen bacaan (B1, B2, F8, K7, KF1, L5, P2, Q6, Q8, T2, Y6) menggunakan topologi penapis gelung PLL tertentu, dan panduan ini membincangkan jalur lebar, margin fasa, dan pilihan komponen yang menentukan sama ada PLL dapat mengunci dengan bersih.

1. Mengapa Reka Bentuk Penapis Gelung PLL Penting pada Pen Bacaan

PLL (phase-locked loop) pada pen bacaan mengambil jam rujukan (biasanya 24 MHz atau 26 MHz daripada kristal kuarza) dan menggandakannya kepada frekuensi output sasaran (26 MHz untuk rujukan radio, 50 MHz untuk jam sensor OID, 96 MHz untuk codec audio). PLL mengandungi pengesan fasa-frekuensi (PFD), pam cas, penapis gelung, VCO (osilator kawalan voltan), dan pembahagi maklum balas. Penapis gelung ialah litar analog yang menukar denyut digital PFD kepada voltan kawalan yang licin untuk VCO.

Jalur lebar penapis gelung menentukan tiga metrik prestasi kritikal: pengecilan jitter, penindasan spur rujukan, dan masa kunci. Jalur lebar yang lebih lebar (contohnya, 500 kHz) melemahkan hingar fasa VCO dengan lebih agresif tetapi membiarkan spur rujukan melepasi. Jalur lebar yang lebih sempit (contohnya, 30 kHz) menindas spur rujukan sebanyak 40 dB lebih tetapi meningkatkan masa kunci daripada 200 µs kepada 4 ms dan melemahkan hingar fasa VCO dengan kurang berkesan. Sasaran reka bentuk ialah jalur lebar yang mengimbangi ketiga-tiga metrik ini untuk aplikasi tertentu.

Pada pen bacaan, PLL mempunyai dua mod kegagalan. Pertama ialah spur rujukan bocor ke dalam jalur audio, di mana ia menyebabkan artifak click-pop. Spur rujukan berlaku pada frekuensi perbandingan PFD (biasanya 1 MHz hingga 5 MHz), dan sebarang isyarat pada frekuensi tersebut yang bocor melalui penapis gelung muncul sebagai jalur sisi pada output VCO. Kedua ialah PLL membuka kunci semasa transien suhu, di mana permulaan sejuk daripada -10 °C hingga +25 °C menyebabkan voltan kawalan VCO terlebih lampau dan kehilangan kunci. Margin fasa penapis gelung (biasanya 50° hingga 70°) menentukan sama ada PLL dapat bertahan melalui transien suhu tanpa membuka kunci.

2. Tiga Topologi Penapis Gelung

Kami menggunakan tiga topologi penapis gelung merentasi 11 SKU. Yang pertama ialah penapis RC tertib ke-2 dalaman MCU yang digunakan pada B1, B2, dan P2. Yang kedua ialah penapis RC tertib ke-3 luaran yang digunakan pada F8, K7, KF1, Q6, dan Q8. Yang ketiga ialah penapis aktif tertib ke-4 luaran yang digunakan pada L5 dan T2. Y6 menggunakan VCTCXO yang tidak memerlukan penapis gelung.

Penapis RC tertib ke-2 ialah perintang siri (R1) dan kapasitor ke bumi (C1), secara pilihan dengan kapasitor kedua (C2) secara selari. Fungsi pemindahan mempunyai satu kutub (di sudut RC) dan satu sifar (ditetapkan oleh nisbah R1/C1). Lebar jalur adalah lebih kurang 1 / (2π × R1 × C1), jadi perintang 4.7 kΩ dan kapasitor 220 pF memberikan lebar jalur 154 kHz. Margin fasa adalah lebih kurang 50° hingga 55°, yang marginal untuk operasi stabil merentasi suhu.

Penapis RC tertib ke-3 menambah peringkat RC kedua (R2 dan C2) selepas peringkat pertama. Peringkat kedua menambah kutub pada frekuensi lebih tinggi (biasanya 5× hingga 10× kutub pertama), yang meredam spur rujukan di atas kutub pertama tanpa menjejaskan kestabilan gelung. Penapis tertib ke-3 menyediakan 20 dB lebih penindasan spur rujukan berbanding penapis tertib ke-2, dengan kos pemilihan komponen yang lebih kompleks.

Penapis aktif tertib ke-4 menggunakan penampan op-amp antara peringkat RC, menyediakan pemacu impedans rendah ke peringkat RC kedua. Op-amp menghapuskan kesan beban yang peringkat RC kedua ada pada peringkat pertama, membolehkan penalaan bebas setiap kutub. Penapis tertib ke-4 menyediakan 30 dB lebih penindasan spur rujukan berbanding penapis tertib ke-2 dan margin fasa yang lebih lebar (65° berbanding 50°), tetapi menambah $0.42 kepada kos BOM.

Tip pembeli: Apabila anda memesan binaan label peribadi untuk aplikasi buku audio yang memerlukan SNR audio tinggi (≥96 dB) atau julat BLE yang panjang (≥12 m), nyatakan SiT8208 PLL luaran dengan penapis gelung tertib ke-3. Tambahan BOM $0.86 seunit akan diperoleh semula dalam 800 unit pertama yang dihantar melalui pengurangan kecacatan audio.

3. Pengiraan Lebar Jalur Gelung untuk Setiap SKU

Lebar jalur gelung dikira daripada tiga persamaan. Persamaan pertama ialah hubungan antara lebar jalur, frekuensi PFD, dan faktor redaman. Lebar jalur adalah lebih kurang frekuensi PFD dibahagikan dengan (2π × faktor redaman). Persamaan kedua ialah hubungan antara faktor redaman dan arus pam cas. Faktor redaman adalah lebih kurang (R1 × Icp) / (N × Kvco), di mana R1 ialah perintang penapis gelung, Icp ialah arus pam cas, N ialah nisbah pembahagi maklum balas, dan Kvco ialah gain VCO. Persamaan ketiga ialah hubungan antara C1 dan frekuensi semula jadi. C1 adalah lebih kurang (Icp × Kvco) / (R1 × ωn² × N).

Untuk SiT8208 pada F8, frekuensi PFD ialah 1 MHz (ditetapkan oleh rujukan 26 MHz dibahagikan dengan 26), arus pam cas ialah 1.2 mA, gain VCO ialah 80 MHz/V, dan nisbah pembahagi maklum balas ialah 1 (pengganda PLL 1×). Faktor redaman sasaran ialah 1.0 (teredam kritikal), memberikan frekuensi semula jadi 100 kHz dan lebar jalur gelung lebih kurang 100 kHz. R1 ialah 4.7 kΩ dan C1 ialah 2.2 nF, memberikan kutub pertama 15.4 kHz. R2 ialah 1.2 kΩ dan C2 ialah 220 pF, memberikan kutub kedua 600 kHz.

Untuk SiT95201 pada L5, frekuensi PFD ialah 4 MHz (ditetapkan oleh rujukan 48 MHz dibahagikan dengan 12), arus pam cas ialah 2.4 mA, gain VCO ialah 60 MHz/V, dan pembahagi maklum balas ialah 1. Faktor redaman sasaran ialah 0.9 (sedikit kurang teredam), memberikan frekuensi semula jadi 200 kHz dan lebar jalur gelung 80 kHz dengan penapis aktif tertib ke-4. Op-amp ialah amplifier OPA369 berkuasa rendah, berdengung rendah yang berharga $0.32 seunit.

4. Pemilihan Komponen mengikut Topologi

Penapis RC tertib ke-2 pada B1, B2, dan P2 menggunakan perintang 0402 4.7 kΩ (Yageo RC0402FR-074K7L) dan kapasitor X7R 0402 220 pF (Murata GRM1555C1H221JA01D). Kos komponen ialah $0.012 setiap set dengan toleransi DC gabungan ±5%, yang dapat diterima oleh PLL tanpa masalah.

Penapis RC tertib ke-3 pada F8, K7, KF1, Q6, Q8 menggunakan pasangan perintang 4.7 kΩ + 1.2 kΩ (dua Yageo 0402) dan pasangan kapasitor 2.2 nF + 220 pF (Murata X7R 0402). Kos komponen ialah $0.024 setiap set dengan toleransi gabungan ±5%.

Penapis aktif tertib ke-4 pada L5 dan T2 menggunakan dua pasangan RC 0402 ditambah op-amp OPA369 dalam pakej SOT-23 5-pin. Op-amp menyediakan penyanggaan untung-unity antara peringkat RC pertama dan kedua. Kos komponen ialah $0.42 setiap set dengan toleransi gabungan ±2%.

Tinjauan AVL mewakili S1 2026 untuk komponen penapis tertib ke-3 menunjukkan perintang 4.7 kΩ daripada Yageo pada harga landed $0.0028 (sumber dua melalui Vishay), perintang 1.2 kΩ daripada Yageo pada harga landed $0.0028 (sumber dua melalui Stackpole), kapasitor X7R 2.2 nF daripada Murata pada harga landed $0.012 (sumber dua melalui Samsung), dan kapasitor X7R 220 pF daripada Murata pada harga landed $0.008 (sumber dua melalui TDK). Jumlah BOM penapis tertib ke-3 ialah $0.025 setiap set.

5. Pertimbangan Masa Kunci

Masa kunci berkadar songsang dengan lebar jalur gelung: 200 kHz mengunci dalam 200 µs, 100 kHz dalam 700 µs, 60 kHz dalam 4 ms. Firmware pen baca mentoleransi sehingga 1 ms semasa permulaan kerana bootloader berjalan pada 24 MHz tetap semasa 50 ms pertama; ia tidak mentoleransi 4 ms semasa lompatan saluran BLE, di mana paket yang terlepas menyebabkan sambungan terputus.

Gelung kelas pertengahan F8 dan Q6 berjalan pada 100 kHz dengan masa kunci 700 µs, selesa di bawah ambang 1 ms. Gelung premium L5 dan T2 berjalan pada 60–80 kHz dengan masa kunci 1.2–1.6 ms, maka ia termasuk litar kunci pantas yang menukar lebar jalur kepada 500 kHz semasa lompatan saluran dan kembali kepada 80 kHz selepas kunci, mencapai 200 µs semasa lompatan.

6. Peraturan Tata Letak PCB untuk Penapis Gelung PLL

Lima peraturan tata letak menentukan sama ada PLL mengunci dengan bersih atau berdering. (1) Penapis gelung mesti diletakkan dalam jarak 5 mm dari IC PLL. (2) Ground penapis gelung mesti disambung terus ke pin ground IC PLL, bukan kepada satah ground kongsi. (3) Jejak input penapis gelung mesti dijaga oleh jejak ground di kedua-dua belah. (4) Tiada isyarat digital boleh melintas dalam jarak 3 mm dari jejak penapis gelung. (5) Bekalan kuasa VCO mesti di-decouple dengan pasangan kapasitor 100 nF + 10 µF dalam jarak 2 mm dari pin bekalan VCO.

Mod kegagalan yang paling biasa (32% daripada pulangan lapangan pada 2025) adalah penapis gelung yang disambung kepada satah ground digital kongsi dan bukannya pin ground analog PLL. Ground kongsi itu memperkenalkan 4 mV hingar pensuisan digital ke dalam voltan kawalan VCO, yang memodulasi frekuensi output pada kadar PFD 24 kHz. Pembetulannya ialah menggunakan topologi star-ground di mana pin ground analog PLL adalah satu-satunya rujukan ground untuk penapis gelung.

Mod kegagalan biasa yang kedua (18% daripada pulangan lapangan) adalah kapasitor penapis gelung diganti dengan dielektrik Y5V dan bukannya X7R. Y5V mengalami kehilangan kapasitans sebanyak 60% pada -10 °C, yang menganjakkan lebar jalur PLL daripada 100 kHz kepada 240 kHz dan membenarkan spur rujukan menembusi. Pembetulannya ialah menguatkuasakan dielektrik X7R melalui kawalan nombor bahagian.

7. Visualisasi Kestabilan PLL

8. Mod Kegagalan PLL dan Pertukaran Kos

Tiga mod kegagalan lapangan berpunca daripada isu penapis gelung PLL. Yang pertama ialah audio click-pop apabila spur rujukan bocor ke dalam codec audio; kadar KF1 menurun daripada 1.2% kepada 0.04% selepas membetulkan reka bentuk penapis gelung. Yang kedua ialah jatuh sambungan BLE semasa channel hopping; kadar jatuh Q8 menurun daripada 0.6% kepada 0.06% selepas migrasi SiT8208. Yang ketiga ialah masa boot terlepas apabila masa lock melebihi 4 ms; kadar terlepas L5 menurun daripada 0.4% kepada 0.04% selepas penambahan litar fast-lock.

Pertukaran kos-vs-margin mendorong alat pemilih SKU kami. Untuk pembaca buku OID, alat ini mengesyorkan B1, B2, atau P2 dengan penapis tertib ke-2 dalaman MCU; untuk aplikasi audiobook F8 atau Q6 dengan SiT8208; untuk program OEM premium L5, T2, atau Y6. Lebar jalur PLL tersuai memerlukan 14 minggu dan MOQ 3,000 unit.

Bacaan Berkaitan

• Reka Bentuk Pokok Jam dan Bajet Jitter Pen Baca
• Hingar Rel Kuasa dan Strategi Decoupling Pen Baca
• Pantulan Ground Pen Baca dan Induktans Pakej SSOP
• Reka Bentuk PCB Pen Baca dan Keserasian EMC
• Ujian EMI EMC dan ESD Pena Bacaan
• Pemilihan Pengayun Kristal Pena Bacaan
• Perkhidmatan Kejuruteraan Pena Bacaan ODM
• Minta Sebut Harga Pena Bacaan