Penna di lettura PLL Loop Filter e larghezza di banda: stabilità su 11 SKU

Destinatari: Responsabili dell'hardware engineering e specialisti PLL che selezionano la topologia e la larghezza di banda del filtro d'anello per il PLL di pulizia del jitter all'interno di una penna di lettura. Destinatari secondari: architetti del firmware OEM che devono stimare la deriva di frequenza nel caso peggiore in caso di variazioni di temperatura o di carico.

Un distributore scolastico tedesco ha reso 180 unità del modello KF1 nel Q4 2024 con un difetto audio "click-pop". Abbiamo prelevato 8 unità, collegato un analizzatore di spettro Rohde & Schwarz FSVR all'uscita BLE a 2,4 GHz e misurato spur di riferimento a -42 dBc, a 24 kHz dalla portante. Causa principale: la larghezza di banda del filtro d'anello del PLL era di 240 kHz invece dei 100 kHz previsti dal progetto, consentendo il passaggio degli spur di riferimento; in un'azione di riduzione dei costi erano stati sostituiti i componenti errati (1,2 nF e 6,8 kΩ invece di 2,2 nF e 4,7 kΩ). Il ripristino del filtro d'anello conforme alle specifiche di progetto ha ridotto gli spur a -68 dBc, eliminando il difetto. Ogni penna di lettura (B1, B2, F8, K7, KF1, L5, P2, Q6, Q8, T2, Y6) utilizza una topologia specifica di filtro d'anello PLL, e questa guida illustra larghezza di banda, margine di fase e scelta dei componenti che determinano se il PLL si aggancia in modo pulito.

1. Perché la progettazione del filtro d'anello PLL è fondamentale in una penna di lettura

Un PLL (phase-locked loop) in una penna di lettura prende un clock di riferimento (tipicamente 24 MHz o 26 MHz da un quarzo) e lo moltiplica fino a una frequenza di uscita target (26 MHz per il riferimento radio, 50 MHz per il clock del sensore OID, 96 MHz per il codec audio). Il PLL contiene un phase-frequency detector (PFD), una pompa di carica, un filtro d'anello, un VCO (voltage-controlled oscillator) e un divisore di retroazione. Il filtro d'anello è il circuito analogico che converte gli impulsi digitali del PFD in una tensione di controllo uniforme per il VCO.

La larghezza di banda del filtro d'anello determina tre metriche prestazionali critiche: attenuazione del jitter, soppressione degli spur di riferimento e tempo di aggancio. Una larghezza di banda maggiore (ad esempio 500 kHz) attenua il rumore di fase del VCO in modo più aggressivo, ma lascia passare gli spur di riferimento. Una larghezza di banda minore (ad esempio 30 kHz) sopprime gli spur di riferimento di ulteriori 40 dB, ma aumenta il tempo di aggancio da 200 µs a 4 ms e attenua il rumore di fase del VCO in modo meno efficace. L'obiettivo di progetto è una larghezza di banda che bilanci queste tre metriche per la specifica applicazione.

In una penna di lettura, il PLL presenta due modalità di guasto. La prima è la perdita di spur di riferimento nella banda audio, dove provocano artefatti click-pop. Gli spur di riferimento si verificano alla frequenza di confronto del PFD (tipicamente da 1 MHz a 5 MHz), e qualsiasi segnale a quella frequenza che attraversa il filtro d'anello appare come bande laterali sull'uscita del VCO. La seconda è il disaggancio del PLL durante i transitori di temperatura, in cui un avvio a freddo da -10 °C a +25 °C causa la sovraelongazione della tensione di controllo del VCO e la perdita di aggancio. Il margine di fase del filtro d'anello (tipicamente da 50° a 70°) determina se il PLL può superare il transitorio di temperatura senza disagganciarsi.

2. Le tre topologie di filtro di loop

Utilizziamo tre topologie di filtro di loop nei 11 SKU. La prima è il filtro RC del 2° ordine interno al MCU, impiegato su B1, B2 e P2. La seconda è il filtro RC del 3° ordine esterno, impiegato su F8, K7, KF1, Q6 e Q8. La terza è il filtro attivo del 4° ordine esterno, impiegato su L5 e T2. Lo Y6 utilizza un VCTCXO che non richiede un filtro di loop.

Il filtro RC del 2° ordine è costituito da una resistenza in serie (R1) e un condensatore verso massa (C1), eventualmente con un secondo condensatore (C2) in parallelo. La funzione di trasferimento presenta un polo (alla frequenza di taglio RC) e uno zero (definito dal rapporto R1/C1). La larghezza di banda è circa 1 / (2π × R1 × C1), quindi una resistenza da 4,7 kΩ e un condensatore da 220 pF forniscono una larghezza di banda di 154 kHz. Il margine di fase è circa da 50° a 55°, che è marginale per un funzionamento stabile su tutta la gamma di temperatura.

Il filtro RC del 3° ordine aggiunge un secondo stadio RC (R2 e C2) dopo il primo stadio. Il secondo stadio introduce un polo a una frequenza più elevata (tipicamente 5×–10× il primo polo), che attenua gli spur di riferimento sopra il primo polo senza influire sulla stabilità del loop. Il filtro del 3° ordine offre 20 dB di soppressione degli spur di riferimento in più rispetto al filtro del 2° ordine, al prezzo di una selezione dei componenti più complessa.

Il filtro attivo del 4° ordine impiega un buffer con op-amp tra gli stadi RC, fornendo un pilotaggio a bassa impedenza al secondo stadio RC. L'op-amp elimina l'effetto di carico che il secondo stadio RC ha sul primo, consentendo la regolazione indipendente di ciascun polo. Il filtro del 4° ordine offre 30 dB di soppressione degli spur di riferimento in più rispetto al filtro del 2° ordine e un margine di fase più ampio (65° contro 50°), ma aggiunge $0,42 al costo della BOM.

Consiglio per l'acquirente: Quando ordini una build private-label per un'applicazione di audiolibri che richiede un SNR audio elevato (≥96 dB) o un lungo raggio BLE (≥12 m), specifica il PLL esterno SiT8208 con il filtro di loop del 3° ordine. L'incremento di $0,86 sulla BOM per unità viene recuperato entro le prime 800 unità spedite grazie alla riduzione dei difetti audio.

3. Calcolo della larghezza di banda del loop per ciascuno SKU

La larghezza di banda del loop si calcola a partire da tre equazioni. La prima è la relazione tra larghezza di banda, frequenza del PFD e fattore di smorzamento. La larghezza di banda è circa la frequenza del PFD divisa per (2π × fattore di smorzamento). La seconda è la relazione tra fattore di smorzamento e corrente della pompa di carica. Il fattore di smorzamento è circa (R1 × Icp) / (N × Kvco), dove R1 è la resistenza del filtro di loop, Icp è la corrente della pompa di carica, N è il rapporto del divisore di retroazione e Kvco è il guadagno del VCO. La terza è la relazione tra C1 e la frequenza naturale. C1 è circa (Icp × Kvco) / (R1 × ωn² × N).

Per il SiT8208 su F8, la frequenza del PFD è 1 MHz (impostata dal riferimento a 26 MHz diviso per 26), la corrente della pompa di carica è 1,2 mA, il guadagno del VCO è 80 MHz/V e il rapporto del divisore di retroazione è 1 (moltiplicatore PLL 1×). Il fattore di smorzamento target è 1,0 (criticamente smorzato), che dà una frequenza naturale di 100 kHz e una larghezza di banda del loop di circa 100 kHz. R1 è 4,7 kΩ e C1 è 2,2 nF, dando un primo polo a 15,4 kHz. R2 è 1,2 kΩ e C2 è 220 pF, dando un secondo polo a 600 kHz.

Per il SiT95201 su L5, la frequenza del PFD è 4 MHz (impostata dal riferimento a 48 MHz diviso per 12), la corrente della pompa di carica è 2,4 mA, il guadagno del VCO è 60 MHz/V e il divisore di retroazione è 1. Il fattore di smorzamento target è 0,9 (leggermente sotto-smorzato), che dà una frequenza naturale di 200 kHz e una larghezza di banda del loop di 80 kHz con il filtro attivo del 4° ordine. L'op-amp è un OPA369 a bassa potenza e basso rumore, con un costo di $0,32 per unità.

4. Selezione dei componenti per topologia

Il filtro RC del 2° ordine su B1, B2 e P2 utilizza una resistenza da 4,7 kΩ in formato 0402 (Yageo RC0402FR-074K7L) e un condensatore X7R da 220 pF in formato 0402 (Murata GRM1555C1H221JA01D). I componenti costano $0.012 per set e hanno una tolleranza DC combinata di ±5%, che il PLL tollera senza problemi.

Il filtro RC del 3° ordine su F8, K7, KF1, Q6, Q8 utilizza una coppia di resistenze da 4,7 kΩ + 1,2 kΩ (due Yageo 0402) e una coppia di condensatori da 2,2 nF + 220 pF (Murata X7R 0402). I componenti costano $0.024 per set e hanno una tolleranza combinata di ±5%.

Il filtro attivo del 4° ordine su L5 e T2 utilizza due coppie RC in formato 0402 più un op-amp OPA369 in package SOT-23 a 5 pin. L'op-amp fornisce un buffering a guadagno unitario tra il primo e il secondo stadio RC. I componenti costano $0.42 per set e hanno una tolleranza combinata di ±2%.

Un'indagine AVL rappresentativa del Q1 2026 per i componenti del filtro del 3° ordine mostra resistenze da 4,7 kΩ di Yageo a $0.0028 landed (dual-sourced tramite Vishay), resistenze da 1,2 kΩ di Yageo a $0.0028 landed (dual-sourced tramite Stackpole), condensatori X7R da 2,2 nF di Murata a $0.012 landed (dual-sourced tramite Samsung) e condensatori X7R da 220 pF di Murata a $0.008 landed (dual-sourced tramite TDK). La BOM completa del filtro del 3° ordine è di $0.025 per set.

5. Considerazioni sul lock-time

Il lock time è inversamente proporzionale alla larghezza di banda del loop: 200 kHz si blocca in 200 µs, 100 kHz in 700 µs, 60 kHz in 4 ms. Il firmware della penna di lettura tollera fino a 1 ms all'accensione perché il bootloader gira a 24 MHz fissi durante i primi 50 ms; non tollera 4 ms durante il channel hopping di salto di canale del BLE, dove i pacchetti persi causano interruzioni di connessione.

I loop mid-tier di F8 e Q6 operano a 100 kHz con lock time di 700 µs, comodamente al di sotto della soglia di 1 ms. I loop premium di L5 e T2 operano a 60–80 kHz con lock time di 1.2–1.6 ms, quindi includono un circuito fast-lock che commuta la banda a 500 kHz durante i salti di canale e torna a 80 kHz dopo il lock, raggiungendo 200 µs durante i salti.

6. Regole di layout PCB per il filtro di anello della PLL

Cinque regole di layout determinano se la PLL si aggancia in modo pulito o entra in risonanza. (1) Il filtro di anello deve essere posizionato entro 5 mm dall'IC della PLL. (2) La massa del filtro di anello deve essere collegata direttamente al pin di massa dell'IC della PLL, non a un piano di massa condiviso. (3) La traccia di ingresso del filtro di anello deve essere protetta da una traccia di massa su entrambi i lati. (4) Nessun segnale digitale può passare entro 3 mm dalle tracce del filtro di anello. (5) L'alimentazione del VCO deve essere disaccoppiata con una coppia di condensatori da 100 nF + 10 µF entro 2 mm dal pin di alimentazione del VCO.

La modalità di guasto più comune (32% dei resi sul campo nel 2025) è stata il filtro di anello collegato a un piano di massa digitale condiviso anziché al pin di massa analogica della PLL. La massa condivisa ha introdotto 4 mV di rumore di commutazione digitale nella tensione di controllo del VCO, modulando la frequenza di uscita alla velocità del PFD di 24 kHz. La soluzione è utilizzare una topologia di massa a stella in cui il pin di massa analogica della PLL sia l'unico riferimento di massa per il filtro di anello.

Una seconda modalità di guasto comune (18% dei resi sul campo) è stata la sostituzione del condensatore del filtro di anello con un dielettrico Y5V anziché X7R. Y5V presenta una perdita di capacità del 60% a -10 °C, che ha spostato la larghezza di banda della PLL da 100 kHz a 240 kHz e ha consentito il passaggio degli spur di riferimento. La soluzione è imporre il dielettrico X7R attraverso il controllo del codice componente.

7. Visualizzazione della stabilità della PLL

8. Modalità di guasto della PLL e compromesso sui costi

Tre modalità di guasto sul campo derivano da problemi del filtro di anello della PLL. La prima è il click-pop audio quando gli spur di riferimento penetrano nel codec audio; il tasso KF1 è sceso dall'1.2% allo 0.04% dopo la correzione del design del filtro di anello. La seconda è la disconnessione BLE durante il channel hopping; il tasso di caduta Q8 è sceso dallo 0.6% allo 0.06% dopo la migrazione a SiT8208. La terza è il mancato avvio quando il tempo di lock supera 1 ms; il tasso di mancato avvio L5 è sceso dallo 0.4% allo 0.04% dopo l'aggiunta del circuito fast-lock.

Il compromesso costo-margine guida il nostro strumento di selezione SKU. Per i lettori di libri OID lo strumento consiglia B1, B2 o P2 con il filtro interno del MCU di 2° ordine; per le app di audiolibri F8 o Q6 con il SiT8208; per i programmi OEM premium L5, T2 o Y6. Una larghezza di banda PLL personalizzata richiede 14 settimane e un MOQ di 3.000 unità.

Letture correlate

• Design del clock tree e budget di jitter della reading pen
• Rumore delle linee di alimentazione e strategia di disaccoppiamento della reading pen
• Ground bounce e induttanza del package SSOP della reading pen
• Design PCB e compatibilità EMC della reading pen
• Test EMI EMC ed ESD della penna di lettura
• Selezione dell'oscillatore al quarzo per la penna di lettura
• Servizio di ingegneria per penne di lettura ODM
• Richiedi un preventivo per la penna di lettura