रीडिंग पेन ग्राउंड बाउंस और SSOP पैकेज इंडक्टेंस: 11 SKUs के लिए क्वाइट-बस डिज़ाइन

लक्षित दर्शक: हार्डवेयर इंजीनियरिंग लीड्स और सिग्नल-इंटीग्रिटी विशेषज्ञ जिन्हें बड़े उत्पादन को मंजूरी देने से पहले रीडिंग पेन SKU की पैकेज चयन और रिटर्न-पाथ डिज़ाइन को स्वीकृत करना होता है। द्वितीयक: OEM फ़र्मवेयर आर्किटेक्ट जो सबसे खराब स्थिति वाले I/O टॉगल पैटर्न का सिमुलेशन करते हैं।

एक सऊदी अरब के वितरक ने Q3 2025 में रिपोर्ट किया कि उसके F8 पेन OID सेंसर से भारी I/O बर्स्ट के दौरान 0.9% रीसेट हो गए। हमने 12 यूनिटें लीं, F8 के MCU ग्राउंड पिन पर 1 GHz ऑसिलोस्कोप लगाया, और 8 OID सेंसर आउटपुट लाइनों के एक साथ टॉगल होने पर 6 ns तक चलने वाला 1.4 V का ग्राउंड बाउंस पल्स कैप्चर किया। MCU पैकेज LQFP64 था जिसकी प्रति-पिन लीड-फ्रेम इंडक्टेंस 7.2 nH थी, और सिमल्टेनियस स्विचिंग नॉइज़ फ़ॉर्मूला [फ़िक्स: स्रोत-समान, स्क्रिप्ट-अनुपात] V_bounce = L * di/dt 200 mA पीक ड्राइवर करंट और 1.5 ns एज रेट पर 8-लाइन टॉगल के लिए 1.2 V बाउंस की भविष्यवाणी करता है। हमने F8 को पुनर्निर्मित ग्राउंड पिन व्यवस्था (प्रति साइड 1 की बजाय 4 ग्राउंड पिन) वाले LQFP80 में माइग्रेट किया, जिससे बाउंस 320 mV और फ़ील्ड रीसेट दर 0.06% तक गिर गई। हर रीडिंग पेन (B1, B2, F8, K7, KF1, L5, P2, Q6, Q8, T2, Y6) एक विशिष्ट पैकेज और पिन व्यवस्था के साथ आता है, और यह गाइड उन इंडक्टेंस, बाउंस और रिटर्न-पाथ डिज़ाइन विकल्पों से गुज़रती है जो यह तय करते हैं कि सबसे खराब स्विचिंग इवेंट के दौरान डिजिटल ग्राउंड शांत रहता है या नहीं।

1. रीडिंग पेन पर ग्राउंड बाउंस क्यों मायने रखता है

ग्राउंड बाउंस तब लॉजिक ग्राउंड पिन पर वोल्टेज स्पाइक है जब कई आउटपुट एक साथ टॉगल होते हैं। फ़ॉर्मूला है [फ़िक्स: स्रोत-समान, स्क्रिप्ट-अनुपात] V_bounce = L_pin * (n * I_driver) / t_edge, जहाँ L_pin लीड-फ्रेम इंडक्टेंस है, n एक साथ स्विच होने वाले आउटपुट की संख्या है, I_driver प्रति-ड्राइवर पीक करंट है, और t_edge 10%–90% एज रेट है।

रीडिंग पेन पर प्रमुख स्रोत OID सेंसर की 16-बिट पैरेलल डेटा बस है, जो हर स्कैन पूरा होने पर एक साथ टॉगल होती है। प्रति लाइन 8 mA और 4 ns एज रेट पर, 16 लाइनें 4 ns में 128 mA (32 mA/ns) एक 7.2 nH लीड फ्रेम में देती हैं, जिससे 230 mV मिलता है—350 mV लॉजिक मार्जिन के भीतर। लेकिन Q6 और Q8 पर एक पैरेलल SPI फ्लैश बस MCU को साझा करती है, इसलिए फ्लैश पेज लोड के साथ ओवरलैप होने वाला OID स्कैन 20 लाइनों को टॉगल करता है, जो 3 ns में 160 mA देता है, बाउंस को 384 mV तक बढ़ाता है और मार्जिन से अधिक हो जाता है।

प्रीमियम SKUs (L5, T2, Y6) OID, फ्लैश और रेडियो के लिए ग्राउंड पिनों को अलग-अलग बसों में विभाजित करते हैं, जिससे प्रत्येक बस का L_pin 2.8 nH तक गिर जाता है और बाउंस 60% कम हो जाता है। Y6 में कंटीन्यूअस ग्राउंड प्लेन वाला 4-लेयर PCB भी जोड़ा गया है, जिससे 2-लेयर इकोनॉमी बोर्डों पर 4.5 nH की तुलना में रिटर्न-पाथ इंडक्टेंस 1.2 nH मिलती है।

2. पूरे कैटलॉग में उपयोग किए जाने वाले तीन पैकेज परिवार

हम 11 SKUs में तीन पैकेज परिवारों का उपयोग करते हैं: LQFP64, LQFP80, और एक 64-ball BGA। LQFP64 का उपयोग B1, B2, P2 और K7 और KF1 पर किया जाता है। LQFP80 का उपयोग F8, Q6, Q8 और L5, T2, Y6 पर किया जाता है। BGA एक प्रीमियम OEM बिल्ड के लिए आरक्षित है जिसके लिए सबसे छोटा संभव PCB फ़ुटप्रिंट आवश्यक है।

LQFP64 में 0.5 mm पिच पर 64 पिन होते हैं। ग्राउंड पिन प्रति साइड 1 पिन (कुल 4) के रूप में व्यवस्थित होते हैं। प्रति-पिन लीड-फ्रेम इंडक्टेंस कॉर्नर पिनों के लिए 7.2 nH और इनर पिनों के लिए 6.4 nH होती है। पैकेज बॉडी 10 mm × 10 mm और 1.6 mm ऊंचाई की होती है। LQFP64 सबसे सस्ता पैकेज है, जिसकी कीमत 50,000-यूनिट वॉल्यूम पर $0.18 प्रति यूनिट है।

LQFP80 में 0.5 mm पिच पर 80 पिन होते हैं। ग्राउंड पिन प्रति साइड 4 पिन (कुल 16) के रूप में व्यवस्थित होते हैं। प्रति-पिन लीड-फ्रेम इंडक्टेंस कॉर्नर पिनों के लिए 2.8 nH और इनर पिनों के लिए 2.4 nH होती है। पैकेज बॉडी 12 mm × 12 mm और 1.6 mm ऊंचाई की होती है। LQFP80 की कीमत $0.28 प्रति यूनिट है, जो LQFP64 की तुलना में $0.10 BOM उठाव है।

64-ball BGA में 0.8 mm पिच पर 64 सोल्डर बॉल होते हैं। ग्राउंड बॉल प्रति क्वाड्रंट 8 बॉल (कुल 32) के रूप में व्यवस्थित होते हैं। प्रति-बॉल इंडक्टेंस 1.4 nH है, जो LQFP80 से आधी से भी कम है। BGA की कीमत $0.62 प्रति यूनिट है लेकिन यह प्रीमियम बिल्ड्स के लिए आरक्षित है क्योंकि 0.8 mm पिच के लिए लेज़र-ड्रिल्ड माइक्रो-वाया वाले 4-लेयर PCB की आवश्यकता होती है।

3. हर SKU के लिए सबसे खराब बाउंस की गणना

हर SKU के लिए सबसे खराब बाउंस की गणना उस I/O टॉगल पैटर्न से की जाती है जो सबसे अधिक di/dt उत्पन्न करता है। B1, B2 और P2 (LQFP64) के लिए, सबसे खराब स्थिति 16 OID सेंसर लाइनों का एक साथ टॉगल होना है, जो 4 ns में 7.2 nH प्रति-पिन इंडक्टेंस के साथ 128 mA पीक करंट उत्पन्न करता है। अनुमानित बाउंस 230 mV है, जो 350 mV के नॉइज़ मार्जिन के भीतर है लेकिन केवल 34% का मार्जिन बचा है।

F8 (LQFP80) के लिए, सबसे खराब स्थिति 16 OID लाइनों के साथ 4 SPI फ्लैश लाइनों का एक साथ टॉगल होना है, जो 3 ns में 2.8 nH प्रति-पिन इंडक्टेंस के साथ 160 mA उत्पन्न करता है, क्योंकि SPI फ्लैश लाइनों के पास समर्पित ग्राउंड पिन हैं। अनुमानित बाउंस 150 mV है, जो मार्जिन के भीतर आराम से है।

K7 और KF1 (LQFP64) के लिए, सबसे खराब स्थिति 16 OID लाइनों के साथ एक BLE रेडियो इंटरप्ट लाइन का एक साथ टॉगल होना है। अनुमानित बाउंस 264 mV है, जो B1 स्थिति से थोड़ा अधिक है क्योंकि BLE इंटरप्ट अतिरिक्त 12 mA पीक जोड़ता है।

L5, T2, Y6 (4-लेयर PCB वाले LQFP80) के लिए, सबसे खराब स्थिति 16 OID लाइनों के साथ 8 DSP डेटा लाइनों और 4 SPI फ्लैश लाइनों का एक साथ टॉगल होना है, जो 3 ns में 1.2 nH रिटर्न-पाथ इंडक्टेंस के साथ 224 mA उत्पन्न करता है। अनुमानित बाउंस 90 mV है, जो मार्जिन का केवल 26% है।

4. प्रोडक्शन में बाउंस मापना

हम हर प्रोडक्शन बैच में Tektronix TDS6604 ऑसिलोस्कोप (1 GHz बैंडविड्थ) का उपयोग करके ग्राउंड बाउंस मापते हैं। टेस्ट सेटअप में 0.5 mm वाया के ज़रिए PCB के नीचे MCU ग्राउंड पिन को picoprobe से कनेक्ट किया जाता है, और probe की नोक को 4 GHz रेफ़रेंस ग्राउंड से जोड़ा जाता है।

टेस्ट पैटर्न firmware टेस्ट मोड द्वारा जनरेट किया गया worst-case I/O टॉगल है। MCU 50 MHz पर 64 साइकल के लिए 16 OID सेंसर डेटा लाइन, 8 DSP डेटा लाइन और 4 SPI flash डेटा लाइन को एक साथ टॉगल करता है। हर साइकल पर पीक बाउंस एम्प्लिट्यूड मापी जाती है और 64 साइकल में अधिकतम एम्प्लिट्यूड रिकॉर्ड की जाती है। पास क्राइटेरिया यह है कि इकोनॉमी SKUs के लिए बाउंस एम्प्लिट्यूड 350 mV से कम हो और प्रीमियम SKUs के लिए 150 mV से कम हो।

2025 में, बाउंस टेस्ट ने 0.4% यूनिट पकड़ीं। सबसे आम फ़ेल्योर LQFP64 पैकेज पर ग्राउंड पिन का सोल्डर जॉइंट गायब होना था (0.2% फ़ेल्योर), उसके बाद high-impedance PCB वाया स्टिच (0.1% फ़ेल्योर), और MCU पैकेज लीड-फ़्रेम दोष (0.1% फ़ेल्योर)। बाउंस टेस्ट 100% प्रीमियम यूनिट पर और 5% सैंपलिंग बेसिस पर इकोनॉमी यूनिट पर चलाया जाता है।

5. PCB पर रिटर्न-पाथ डिज़ाइन

ग्राउंड बाउंस को नियंत्रित करने के लिए PCB रिटर्न पाथ पैकेज ग्राउंड पिन जितना ही महत्वपूर्ण है। हर हाई-स्पीड सिग्नल ट्रेस के नीचे एक कंटीन्यूअस रिटर्न पाथ होना चाहिए, आमतौर पर एडजेसेंट PCB लेयर पर एक ग्राउंड प्लेन। रिटर्न पाथ में किसी भी डिस्कंटीन्युटी की वजह से रिटर्न करंट को डिस्कंटीन्युटी के चारों ओर डिटूर लेना पड़ता है, जिससे लूप एरिया और इंडक्टेंस बढ़ जाते हैं।

4-लेयर प्रीमियम PCBs (L5, T2, Y6) पर, स्टैक signal-gnd-power-signal होता है और लेयर 2 सॉलिड ग्राउंड पोर होती है। रिटर्न-पाथ इंडक्टेंस 1.2 nH प्रति cm ट्रेस है, इसलिए हम ट्रेस की लंबाई 3 cm तक सीमित रखते हैं। 2-लेयर इकोनॉमी PCBs (B1, B2, P2) पर, स्टैक signal-power होता है जिसमें बैक-साइड ग्राउंड पोर बैटरी, स्पीकर और USB ट्रेस की वजह से इंटरप्ट होती है, जिससे हर बोर्ड पर तीन डिस्कंटीन्युटी बनती हैं। रिटर्न-पाथ इंडक्टेंस 4.5 nH प्रति cm है, और 18% इकोनॉमी SKUs पहले इटरेशन में बाउंस टेस्ट में फ़ेल होते हैं; हर डिस्कंटीन्युटी के आसपास ग्राउंड पोर चौड़ा करने से फ़र्स्ट-पास यील्ड बढ़कर 99.4% हो जाती है।

बायर टिप: जब आप हाई-I/O एप्लिकेशन के लिए प्राइवेट-लेबल बिल्ड ऑर्डर करें, तो 16 ग्राउंड पिन वाला LQFP80 पैकेज स्पेसिफ़ाई करें। प्रति यूनिट $0.10 BOM अपलिफ़्ट, 0.6% फ़ील्ड रिटर्न खत्म करता है और प्रोडक्ट लाइफ़टाइम में अनुमानित $2.40 प्रति यूनिट वारंटी लागत बचाता है।

6. ग्राउंड बाउंस के लिए PCB लेआउट नियम

पाँच लेआउट नियम तय करते हैं कि मापा गया बाउंस कैलकुलेटेड बाउंस से मैच करेगा या नहीं। (1) ग्राउंड पिन वाया काउंट: हर LQFP ग्राउंड पिन के लिए 2 mm के भीतर कम से कम दो स्टिचिंग वाया चाहिए, जिससे वाया इंडक्टेंस 1.2 nH से घटकर 0.4 nH हो जाती है। (2) ग्राउंड प्लेन कंटीन्युटी: MCU के नीचे ग्राउंड प्लेन अटूट होना चाहिए; इसके नीचे स्प्लिट होने पर सिग्नल क्रॉसिंग के लिए 8 nH जुड़ जाते हैं। (3) डिकप्लिंग प्लेसमेंट: हर ग्राउंड पिन के लिए 2 mm के भीतर 100 nF हाई-फ़्रीक्वेंसी सिरेमिक कैपेसिटर चाहिए ताकि बाउंस करंट लोकली रिटर्न हो। (4) ट्रेस लंबाई मैचिंग: 16 OID सेंसर डेटा बस ट्रेस को स्क्यू-इंड्यूस्ड बाउंस रोकने के लिए 1 mm के भीतर लंबाई-मैच किया जाना चाहिए। (5) पावर प्लेन प्रॉक्सिमिटी: ग्राउंड प्लेन, सिग्नल लेयर से 0.4 mm के भीतर होना चाहिए, जिससे लूप एरिया 0.4 mm² प्रति cm ट्रेस तक और लूप इंडक्टेंस 4 nH प्रति cm से कम सीमित रहता है; हम प्रीमियम 4-लेयर PCBs पर 0.2 mm prepreg इस्तेमाल करते हैं।

7. SSOP पैकेज और हम इन्हें कब इस्तेमाल करते हैं

कुछ SKUs पर SSOP (Shrink Small Outline Package) में SPI flash और ऑडियो कोडेक होस्ट होते हैं। SSOP का पिच 0.65 mm, बॉडी हाइट 1.0 mm और 4.2 nH प्रति-पिन लीड-फ़्रेम इंडक्टेंस होती है। हम F8 और Q6 पर ऑडियो कोडेक के लिए SSOP इस्तेमाल करते हैं क्योंकि 16 पिन छोटे PCB में फ़िट हो जाते हैं। SSOP28, K7 और KF1 पर BLE रेडियो मॉड्यूल होस्ट करता है, जिसमें 2.4 GHz ट्रांसीवर, 32 MHz क्रिस्टल और RF मैचिंग इंटीग्रेटेड होती है। K7 का BLE SSOP28 प्रति यूनिट $0.42 है, जो कुल BOM का 14% है। L5, T2 और Y6 में 90 mV बाउंस टार्गेट हिट करने के लिए QFN (0.5 nH प्रति-पिन, SSOP से 14% कम) इस्तेमाल होता है जो $0.14 प्रति यूनिट (SSOP से $0.06 ज़्यादा) है।

8. SKU-आधारित बाउंस वेवफ़ॉर्म विज़ुअलाइज़ेशन

यह चित्र तीन SKU के लिए वर्स्ट-केस I/O टॉगल पर ग्राउंड बाउंस वेवफ़ॉर्म दिखाता है। LQFP64 वाला B1 230 mV तक पहुँचता है, LQFP80 वाला F8 150 mV पर स्थिर रहता है, और 4-लेयर PCB वाला Y6 90 mV पर स्थिर रहता है। 350 mV स्पेस पास/फ़ेल थ्रेशोल्ड है; केवल B1 ही स्पेस के 34% के भीतर आता है।

9. बाउंस-प्रेरित फील्ड विफलताएँ

अत्यधिक ग्राउंड बाउंस से तीन फील्ड विफलता मोड उत्पन्न होते हैं। पहला, MCU रीसेट जब बाउंस 280 mV से अधिक हो; LQFP80 माइग्रेशन के बाद K7 रीसेट दर 0.4% से घटकर 0.06% हो गई। दूसरा, फ्लैश रीड एरर जब बाउंस SPI फ्लैश डेटा लाइनों में कपल होता है; फेराइट बीड्स के बाद F8 री-रीड दर 1.2% से घटकर 0.08% हो गई। तीसरा, BLE पैकेट लॉस जब बाउंस BLE एंटीना ट्रेस में कपल होता है; LQFP80 माइग्रेशन के बाद B1 रीट्रांसमिशन दर 0.8% से घटकर 0.04% हो गई।

लागत-बनाम-मार्जिन ट्रेड-ऑफ हमारे SKU सिलेक्टर टूल को संचालित करता है। उच्च I/O अनुप्रयोगों के लिए टूल 4-लेयर PCB के साथ L5 या T2 की सिफारिश करता है; सामान्य ऑडियोबुक लोड के लिए यह 2-लेयर के साथ Q6 की सिफारिश करता है; बजट बिल्ड्स के लिए यह LQFP64 के साथ B1 की सिफारिश करता है। कस्टम बाउंस लक्ष्यों के लिए 16-सप्ताह की लीड टाइम और 3,000-यूनिट MOQ आवश्यक है।

संबंधित रीडिंग

• रीडिंग पेन PCB डिज़ाइन और EMC अनुकूलता
• रीडिंग पेन PMIC पावर मैनेजमेंट IC चयन
• रीडिंग पेन पावर रेल नॉइज़ और डिकप्लिंग रणनीति
• रीडिंग पेन EMI EMC और ESD टेस्ट
• रीडिंग पेन SPI फ्लैश और Quad SPI
• रीडिंग पेन मैन्युफैक्चरिंग र टेस्ट सॉफ़्टवेयर फ़िक्सचर
• ODM रीडिंग पेन इंजीनियरिंग सेवा
• रीडिंग पेन कोटेशन का अनुरोध करें