Audience : Responsables d'ingénierie matérielle et ingénieurs en intégrité du signal concevant le bus LPDDR4 sur un stylo lecteur haut de gamme. Secondaire : architectes firmware OEM qui doivent estimer la bande passante mémoire dans le pire des cas en conditions de température ou de taux de rafraîchissement.
Un distributeur du Golfe a retourné 95 unités du T2 au T3 2025 avec un défaut de « gel de la couverture » sur l'écran OLED. Nous avons prélevé 6 unités, connecté un oscilloscope Tektronix DPO71604C avec une sonde P7700 aux lignes de données LPDDR4, et observé une ouverture d'œil de -42 mV à 1,6 GT/s au lieu de l'objectif de +200 mV. Cause racine : un décalage de longueur de trace de 4 mm sur le byte lane a provoqué l'arrivée du strobe de lecture (DQS) 70 ps avant le centre de l'œil de données, divisant par deux la marge de timing. Après application d'un routage en serpentin pour égaliser la longueur DQS à DQ à 0,5 mm près, l'ouverture d'œil est remontée à +210 mV et le défaut de gel a été éliminé. Cinq SKU de stylos lecteurs (L5, Q8, T2, Y6, plus le haut de gamme B2) utilisent une interface DRAM LPDDR4, et ce guide parcourt le budget de timing, le masque du diagramme de l'œil et les règles de routage PCB qui déterminent si le bus mémoire est robuste ou limite.
1. Pourquoi le budget de timing LPDDR4 est crucial sur un stylo lecteur
Le bus LPDDR4 (Low-Power Double Data Rate 4) d'un stylo lecteur transfère le mot de données parallèle 16 bits du capteur OID, le tampon audio décodé et la table de consultation OCR entre la DRAM et le SoC (system-on-chip). Le bus fonctionne de 1,6 GT/s à 3,2 GT/s selon le SKU, en utilisant un bus de données 16 bits plus un strobe de lecture/écriture différentiel (DQS) par byte lane. Le budget de timing répartit la période bit disponible de 625 ps (à 1,6 GT/s) ou 312 ps (à 3,2 GT/s) entre setup/hold, gigue d'horloge, ISI, diaphonie et marge de tension.
Le budget de timing d'un stylo lecteur se répartit comme suit. À 1,6 GT/s, le temps de setup du récepteur DRAM est de 75 ps et le temps de hold de 100 ps (tous deux référencés au croisement du strobe DQS). Le tDQSCK (décalage DQS-vers-horloge) du contrôleur est de ±50 ps. Le décalage de temps de vol PCB est de 30 ps. La gigue induite par la diaphonie est de 40 ps. L'ISI du bit précédent est de 30 ps. La gigue induite par l'alimentation est de 35 ps. L'incertitude déterministe totale est de 75 + 100 + 50 + 30 + 40 + 30 + 35 = 360 ps, laissant 265 ps de budget de gigue aléatoire avant que l'œil ne se ferme.
Le masque du diagramme de l'œil selon la spécification JEDEC LPDDR4 est de 0,4 UI (250 ps à 1,6 GT/s, 125 ps à 3,2 GT/s) pour le setup et 0,4 UI pour le hold. À 1,6 GT/s, le budget de réduction totale de l'œil est de 250 ps setup + 250 ps hold = 500 ps, avec 360 ps alloués aux sources déterministes et 140 ps de marge par rapport au masque de l'œil. À 3,2 GT/s, le budget se réduit à 125 ps + 125 ps = 250 ps, avec 360 ps de sources déterministes dépassant le budget et nécessitant un routage PCB soigné.
| SKU | Débit LPDDR4 | Période bit | Largeur du bus | Capacité DRAM | Ouverture d'œil cible |
|---|---|---|---|---|---|
| L5 | 3,2 GT/s | 312 ps | 16 bits | 512 Mo | +200 mV |
| Q8 | 2,4 GT/s | 416 ps | 16 bits | 256 Mo | +200 mV |
| T2 | 3,2 GT/s | 312 ps | 32 bits | 1 Go | +200 mV |
| Y6 | 3,2 GT/s | 312 ps | 32 bits | 1 Go | +220 mV |
| B2 (haut de gamme) | 1,6 GT/s | 625 ps | 16 bits | 128 Mo | +200 mV |
2. Les trois topologies mémoire
Nous utilisons trois topologies LPDDR4 dans le catalogue. La topology économique (B2 haut de gamme) utilise une seule puce LPDDR4 16 bits avec un byte lane à 1,6 GT/s. La topology intermédiaire (L5, Q8) utilise une seule puce LPDDR4 16 bits avec un byte lane à 2,4 à 3,2 GT/s. La topology premium (T2, Y6) utilise deux puces LPDDR4 16 bits en configuration double canal 32 bits à 3,2 GT/s.
La topology économique utilise un seul boîtier FBGA 96 billes (10 mm × 10 mm, pas de 0,5 mm). La DRAM partage un byte lane unique avec le SoC, et le byte lane est point-à-point sans aucune dérivation. Le PCB nécessite 3 couches de routage pour les signaux, plus 2 couches pour la masse et l'alimentation, soit 4 couches au total. Le coût BOM est de 2,40 $ pour la DRAM et 0,18 $ pour la surcoût PCB, soit 2,58 $ par unité.
La topology intermédiaire utilise un seul boîtier FBGA 96 billes à 2,4 à 3,2 GT/s. Le byte lane reste point-à-point, mais le débit plus élevé impose un PCB 6 couches avec un plan de masse dédié sous les signaux DRAM. Le coût BOM est de 3,20 $ à 4,20 $ pour la DRAM et 0,42 $ pour la surcoût PCB, soit 3,62 $ à 4,62 $ par unité.
La topology premium utilise deux boîtiers FBGA 96 billes en configuration double canal 32 bits. Chaque byte lane est point-à-point, et les deux boîtiers sont mirroirés de part et d'autre du SoC pour équilibrer le routage. Le PCB nécessite 8 couches de routage, soit un stack 10 couches au total. Le coût BOM est de 6,40 $ à 8,40 $ pour la paire de DRAM et 1,20 $ pour la surcoût PCB, soit 7,60 $ à 9,60 $ par unité.
Conseil acheteur : Lorsque vous commandez une version marque blanche pour une application de stylo lecteur vidéo lisant simultanément audio et vidéo (par exemple, lecture animée d'e-book), spécifiez le L5 avec un seul LPDDR4 16 bits à 3,2 GT/s. La hausse de BOM de 1,04 $ par rapport au Q8 est amortie dès les 400 premières unités expédiées grâce à la réduction des défauts de gel d'affichage.
3. Allocation du budget de timing par source
Le budget de timing est décomposé en cinq contributions : gigue d'horloge, ISI, diaphonie, marge de tension et décalage PCB. Chaque contribution est bornée indépendamment et sommée par un calcul en somme quadratique (RSS).
La gigue d'horloge provenant du générateur d'horloge du SoC contribue 50 ps RMS à 1,6 GT/s (78 ps crête-à-crête à 1,5 sigma) et 80 ps RMS à 3,2 GT/s. L'ISI de la tension résiduelle du bit précédent contribue 30 ps à 1,6 GT/s et 50 ps à 3,2 GT/s. La diaphonie des lignes de données adjacentes contribue 40 ps à 1,6 GT/s et 65 ps à 3,2 GT/s. La perte de marge de tension due au bruit d'alimentation contribue 35 ps à 1,6 GT/s et 50 ps à 3,2 GT/s. Le décalage PCB dû au décalage de longueur de trace contribue 30 ps à 1,6 GT/s et 50 ps à 3,2 GT/s.
La gigue déterministe totale à 1,6 GT/s est de 78 + 30 + 40 + 35 + 30 = 213 ps, laissant 87 ps de marge par rapport au masque de setup de 250 ps. À 3,2 GT/s, le total est de 126 + 50 + 65 + 50 + 50 = 341 ps, dépassant le masque de 125 ps de 216 ps. C'est la raison pour laquelle les SKU à 3,2 GT/s (L5, T2, Y6) nécessitent 8 couches de routage avec un contrôle d'impédance soigneusement réglé.
| Source de gigue | 1,6 GT/s | 2,4 GT/s | 3,2 GT/s |
|---|---|---|---|
| Gigue d'horloge (RMS × 1,5) | 78 ps | 100 ps | 126 ps |
| ISI | 30 ps | 40 ps | 50 ps |
| Crosstalk | 40 ps | 50 ps | 65 ps |
| Marge de tension | 35 ps | 42 ps | 50 ps |
| Décalage PCB | 30 ps | 40 ps | 50 ps |
| Total (RSS, c-à-c) | 213 ps | 272 ps | 341 ps |
| Masque d'œil (selon JEDEC) | 250 ps | 167 ps | 125 ps |
| Marge | +37 ps | -105 ps | -216 ps |
| Atténuation | n/a | PCB 6 couches | PCB 10 couches |
4. Règles de routage PCB du bus LPDDR4
Six règles de routage déterminent si l'ouverture d'œil mesurée correspond à la simulation. (1) Appariement des longueurs de piste : toutes les pistes de données (DQ) d'une même voie d'octet doivent être à moins de 0,5 mm de la strobe DQS. (2) Continuité du plan de référence : le plan de masse doit être ininterrompu sous la voie d'octet LPDDR4 ; toute coupure ajoute 8 nH d'inductance. (3) Routage de paire différentielle : la strobe DQS est routée en paire différentielle de 100 Ω avec un espacement de 0,2 mm. (4) Nombre de vias : chaque boule DRAM doit comporter deux vias de couture à moins de 1,5 mm. (5) Zone d'exclusion de diaphonie : aucun autre signal ne doit passer à moins de 0,4 mm de la voie d'octet. (6) Contrôle d'impédance : les lignes de données sont 50 Ω asymétriques, les paires DQS sont 85 Ω différentielles, obtenus avec une largeur de piste de 0,18 mm sur un préimprégné de 0,2 mm.
Le mode de défaillance le plus fréquent (28 % des retours terrain en 2025) était une discordance de longueur de piste DQS-DQ supérieure à 4 mm, qui faisait arriver la strobe DQS 70 ps en avance et réduisait de moitié l'ouverture d'œil des données. La solution consiste à serpenter les pistes DQ pour faire correspondre la longueur DQS à 0,5 mm près. Cette correction ajoute 2 mm de longueur routée totale sur les pistes DQ les plus longues.
Un deuxième mode de défaillance courant (16 % des retours terrain) était la coupure du plan de masse sous la voie d'octet pour faire passer la piste de batterie. La coupure a généré 8 nH d'inductance de chemin de retour et dégradé l'ouverture d'œil de 40 mV. La solution consiste à router la piste de batterie sur une couche séparée, en maintenant le plan de masse continu sous la voie d'octet.
| Mode de défaillance | Taux 2025 | Correctif | Coût en surface PCB |
|---|---|---|---|
| Discordance DQS-DQ | 0,6 % | Routage serpentin | +2 mm |
| Coupure du plan de masse | 0,4 % | Déplacement de couche batterie | +1 couche |
| Via manquant | 0,2 % | Règle deux vias par boule | 0 $ |
| Diaphonie | 0,1 % | Zone d'exclusion 0,4 mm | 0 $ |
| Dérive d'impédance | 0,1 % | Contrôle plus strict de l'empilement | 0,05 $ /unité |
5. Mesure du diagramme de l'œil sur la ligne de production
Chaque lot de production est testé pour l'ouverture de l'œil LPDDR4 à l'aide d'un oscilloscope Tektronix DPO71604C avec une sonde différentielle P7700. Le test dure 38 secondes par unité et est exécuté sur 100 % des unités L5, T2, Y6 et sur une base d'échantillonnage de 10 % sur les B2 haut de gamme et Q8. Le critère de réussite est une ouverture de l'œil supérieure à +200 mV au centre de l'œil.
Le motif de test est un flux de données pseudo-aléatoires PRBS-7 écrit par le mode de test intégré du SoC. L'oscilloscope capture 4 millions d'UI (intervalles unitaires) au niveau de la bille DRAM DQ, calcule le diagramme de l'œil à l'aide d'un algorithme basé sur un histogramme et mesure l'ouverture intérieure de l'œil au contour BER 10⁻⁶. La capture de 4 millions d'UI prend 2,5 ms à 1,6 GT/s et 1,25 ms à 3,2 GT/s.
En 2025, le test du diagramme de l'œil a détecté 0,8 % des unités premium. Les défaillances les plus courantes étaient la discordance de longueur de trace (0,4 %), la discontinuité du plan de référence (0,2 %) et le défaut de soudure DRAM (0,2 %). Chaque mode de défaillance est corrélé à une procédure de reprise spécifique et à une étiquette signalétique pour la traçabilité.
| SKU | Temps de test | Impact sur le rendement | Rebuts 2025 |
|---|---|---|---|
| L5 | 38 s | 0,8 % | 0,6 % |
| Q8 | 32 s | 0,4 % | 0,2 % |
| T2 | 38 s | 0,8 % | 0,6 % |
| Y6 | 38 s | 0,6 % | 0,4 % |
| B2 (haut de gamme) | 28 s | 0,4 % | 0,1 % |
6. Sensibilité à la température du bus LPDDR4
Le bus LPDDR4 est sensible à la température pour deux raisons : la dérive du générateur d'horloge du SoC et le décalage setup/hold du récepteur DRAM. L'horloge du SoC dérive de -1,5 ppm par °C, ce qui, sur une plage de température de 50 °C (de -10 °C à +40 °C en fonctionnement), donne une dérive de fréquence de 75 ppm, soit 0,5 ns à 1,6 GT/s et 0,25 ns à 3,2 GT/s. Le setup du récepteur DRAM décale de +0,3 ps/°C, donc la variation de 50 °C ajoute 15 ps au temps de setup.
La dérive combinée est de 75 ps à 1,6 GT/s et de 90 ps à 3,2 GT/s, qui tiennent toutes deux dans la marge de temporisation existante. Le Y6 utilise un VCTCXO SiTime SiT95201 (stabilité en température de 0,5 ppm) pour ramener la dérive d'horloge à 25 ppm sur la plage de 50 °C, ce qui réduit l'impact sur la temporisation à 25 ps à 3,2 GT/s et améliore la marge d'ouverture de l'œil de 20 %.
Pour les acheteurs OEM qui prévoient de déployer des stylos lecteurs dans des environnements froids (comme des salles de classe non chauffées en Europe du Nord ou des bus scolaires dans les pays nordiques), nous recommandons de spécifier le L5 avec le retrofit VCTCXO SiT95201. Le retrofit coûte 3,18 $ par unité et réduit la gigue due à la température de 60 %.
7. Visualisation de la topologie du bus
8. Modes de défaillance du sous-système mémoire et compromis coût
Trois modes de défaillance terrain proviennent du bus LPDDR4 sur le stylo lecteur. Premièrement, le gel de l'affichage lorsque la strobe de lecture arrive tôt ; le taux de gel du T2 est passé de 0,8 % à 0,04 % après la correction du routage en serpentin. Deuxièmement, la coupure audio lorsque le rafraîchissement DRAM bloque le contrôleur ; le taux de coupure du L5 est passé de 0,4 % à 0,04 % après le réglage de priorité DRAM. Troisièmement, le manque de recherche OCR lorsque la bande passante DRAM est dépassée ; le taux de manque du Y6 est passé de 0,6 % à 0,06 % après la mise à niveau vers le double canal.
Le compromis coût/marge pilote notre outil de sélection de SKU. Pour les lecteurs de livres OID simples, l'outil recommande le B1 ou le B2 sans DRAM ; pour les applications de livres audio, le L5 ; pour les liseuses compatibles vidéo, le T2 ou le Y6 en double canal. Une bande passante mémoire personnalisée nécessite 10 semaines et un MOQ de 3 000 unités.
Lectures associées
- Conception de l'arbre d'horloge et budget de gigue du stylo lecteur
- Filtre de boucle et bande passante de la PLL du stylo lecteur
- Bruit du rail d'alimentation et stratégie de découplage du stylo lecteur
- Rebond de masse et inductance du boîtier SSOP du stylo lecteur
- Conception PCB et compatibilité CEM du stylo lecteur
- Test EMI CEM et ESD du stylo lecteur
- Service d'ingénierie pour stylo lecteur OEM
- Demander un devis pour stylo lecteur