Målgruppe: Hardware-ingeniører og signalintegritetsingeniører som velger klokkekilde, fanout-buffer og distribusjonstopologi for en lesepenn-MCU. Sekundært: OEM-firmwarearkitekter som må beregne verste-tilfelle SPI-flashens lesetid innenfor et stramt jitter-vindu.
En brasiliansk distributør returnerte 220 enheter av P2 tidlig i 2025 med et symptom vi kaller "stutter replay": lydsporet hoppet over 80 ms hvert 5. sekund under avspilling av OID-bøker. Vi trakk ut seks enheter, koblet et LeCroy WaveRunner 840zi-osilloskop med en fasestøyanalysemodul til OID-sensorens 32.768 kHz-referanseutgang og målte syklus-til-syklus-jitter på 1,4 ns peak-to-peak i stedet for målet på 200 ps. Rotårsak: et enkelt 32.768 kHz-krystall med 50 ppm toleranse som matet hele klokketreet gjennom en kjede av tre delere. Overgang til en ECS-.327-12.5-krystall (12,5 pF last, 25 ppm toleranse) pluss en SiTime SiT8208 PLL-jitterrenser reduserte syklus-til-syklus-jitter til 78 ps og eliminerte feltreturen. Hver lesepenn (B1, B2, F8, K7, KF1, L5, P2, Q6, Q8, T2, Y6) krever en spesifikk klokkedistribusjonsstrategi, og denne veiledningen går gjennom topologien, jitterbudsjettet og komponentvalgene som holder timingsmarginen innenfor budsjett.
1. Hvorfor klokketre-design er viktig i en lesepenn
Klokketreet i en lesepenn distribuerer timingflanker fra en enkelt kilde (vanligvis et 24 MHz- eller 26 MHz-krystall) til hvert digitale delsystem: OID-sensoren, SPI-flashen, audiokodeken, BLE-radioen og MCU-kjernen. Hver last trekker en flanke litt forskjellig fordi distribusjonssporet har endelig forplantningsforsinkelse og impedansdiskontinuiteter. Forskjellen mellom den tidligste og seneste flankeankomsten kalles klokkeskew, og syklus-til-syklus-variasjonen av denne forskjellen kalles jitter.
[fiks: engelsk-rest] OID-sensoren på en lesepenn leser et 16-bit parallelt dataord hver 1 ms, og dataene låses på stigende flanke av en 50 MHz fordelt klokke. Med en 50 MHz klokke er bitperioden 20 ns. Minimum oppsett- og holdetid for OID-sensorens datalås er 4 ns, så den tilgjengelige tidsmarginen er 16 ns. Vi tildeler 6 ns til oppsett, 4 ns til holde, og etterlater 6 ns til jitter, skjevhet og drift samlet. Budsjettet for klokkejitter alene er 200 ps peak-to-peak, omtrent 1 % av bitperioden.
På SPI-flashens lesevei kjører klokken på 80 MHz på premium-SKU-er og 40 MHz på økonomi-SKU-er. Ved 80 MHz er bitperioden 12,5 ns, og flashens setup-and-hold-tid er 2 ns, noe som gir 10,5 ns margin. Vi allokerer 4 ns til flytid på PCB og 2 ns til jitter, og etterlater 4,5 ns sikkerhetsmargin. 200 ps jitterbudsjettet håndheves gjennom en kombinasjon av krystallvalg, PLL-sløyfebåndbredde og sporing-lengdetilpasning.
| SKU | Hovedklokkefrekvens | Maks SPI-klokke | BLE-klokke | Jitterbudsjett | Sikkerhetsmargin |
|---|---|---|---|---|---|
| B1 | 24 MHz | 40 MHz | n/a | 200 ps pk-pk | 4,0 ns |
| B2 | 24 MHz | 40 MHz | n/a | 200 ps pk-pk | 4,0 ns |
| F8 | 26 MHz | 80 MHz | 32 MHz TCXO | 180 ps pk-pk | 2,5 ns |
| K7 | 26 MHz | 80 MHz | 32 MHz TCXO | 180 ps pk-pk | 2,5 ns |
| KF1 | 26 MHz | 80 MHz | 32 MHz TCXO | 180 ps pk-pk | 2,5 ns |
| L5 | 48 MHz | 80 MHz | 38,4 MHz TCXO | 150 ps pk-pk | 2,5 ns |
| P2 | 24 MHz | 40 MHz | n/a | 200 ps pk-pk | 4,0 ns |
| Q6 | 26 MHz | 80 MHz | 32 MHz TCXO | 180 ps pk-pk | 2.5 ns |
| Q8 | 26 MHz | 80 MHz | 32 MHz TCXO | 180 ps pk-pk | 2.5 ns |
| T2 | 48 MHz | 80 MHz | 38.4 MHz VCTCXO | 120 ps pk-pk | 1.8 ns |
| Y6 | 48 MHz | 80 MHz | 38.4 MHz VCTCXO | 120 ps pk-pk | 1.8 ns |
2. De tre klokketre-topologiene
Vi bruker tre klokketre-topologier på tvers av de 11 SKU-ene. Økonomi-topologien (B1, B2, P2) mater klokken direkte fra krystalloscillator-utgangen gjennom MCU-ens interne PLL, uten ekstern fanout-buffer. Mellom-topologien (F8, K7, KF1, Q6, Q8) legger til en ekstern 1:2 fanout-buffer (én utgang til MCU-en, én til BLE-radioen). Premium-topologien (L5, T2, Y6) bruker en 1:4 fanout-buffer (MCU, BLE-radio, lydkodek og DSP).
[fiks: engelsk-rest] Økonomi-topologien bruker et ECS-.327-12.5 kvartskrystall med 25 ppm toleranse og 12,5 pF last. Krystallet mater MCU-ens interne PLL, som multipliserer til 192 MHz for kjernen og 24 MHz for OID-sensoren. Totalkostnaden er $0,18 per enhet, alt internt i MCUen. Avveiningen er at enhver lastendring på krystallet (for eksempel BLE-radioen som registrerer seg som en last) drar frekvensen med 1,5 ppm per mA lastendring.
Mellom-topologien bruker det samme ECS-krystallet som mater en ekstern SiTime SiT8208 PLL-jitterrenser. PLL-en genererer en 26 MHz-referanse som mates til en CDCLVC1102 1:2 fanout-buffer. Fanout-bufferen gir to utganger med 0,05 ps RMS additiv jitter og 60 ps peak-to-peak syklus-til-syklus jitter. Total kostnad er $1,42 per enhet, en BOM-økning på $1,24 sammenlignet med økonomi-topologien. Avveiningen er at BOM-kostnaden oppveies av muligheten til å kjøre SPI-flashen på 80 MHz i stedet for 40 MHz, noe som reduserer oppstartstiden fra 1,4 sekunder til 0,7 sekunder.
Premium-topologien bruker et 48 MHz ECS-.480-12-25B-krystall pluss en SiTime SiT95201 PLL med 0,5 ps RMS fasestøy, pluss en CDCLVC1104 1:4 fanout-buffer. Fanout-bufferen gir fire utganger med 0,04 ps RMS additiv jitter og 50 ps peak-to-peak syklus-til-syklus jitter. Total kostnad er $3,18 per enhet, en BOM-økning på $1,76 over mellom-topologien. Avveiningen er at BOM-kostnaden oppveies av muligheten til å kjøre lydkodeken på 96 kHz sampling (mot 48 kHz), noe som forbedrer lyd-SNR med 6 dB og BLE-rekkevidden med ytterligere 1,2 m.
Kjøperråd: Når du bestiller en private-label-bygging for en lydbokapplikasjon som krever 96 kHz lydavspilling eller BLE-tilkobling til en skol-nettbrett, spesifiser mellom-topologien med SiT8208 PLL-en. BOM-økningen på $1,24 per enhet tjenes inn igjen innen de første 500 enhetene som sendes, gjennom færre feltreturer og raskere oppstartstider.
3. Jitterbudsjettallokering
Det totale peak-to-peak jitterbudsjettet på 200 ps er allokert over fire bidragsytere: krystalljitter (40 ps), PLL-jitter (60 ps), sporskev-jitter (40 ps) og EMI-indusert jitter (60 ps). Hver bidragsyter er karakterisert i produksjon og individuelt testet.
Krystalljitteren bestemmes av krystallets belastede Q-faktor og drivnivået. For ECS-.327-12.5 er belastet Q ved 12,5 pF 18 000, noe som gir et fasestøygulv på -148 dBc/Hz ved 1 kHz offset. Integrert RMS-jitter fra 12 kHz til 20 MHz er 0,3 ps, som gir 40 ps peak-to-peak ved 13-sigma (ekstremt verst tenkelig) eller 8 ps ved 3-sigma (typisk).
PLL-jitteren bestemmes av PLL-sløyfebåndbredden og VCO-fasestøyen. For SiT8208 ved 26 MHz utgang, med 100 kHz sløyfebåndbredde, er den integrerte RMS-jitteren 1,2 ps, som gir 60 ps peak-to-peak ved 13-sigma. PLL-sløyfefilteret er et tredjeordens RC-nettverk med 100 kHz cutoff, som gir 60 dB demping ved 10 MHz offset.
Sporskev-jitteren bestemmes av sporbane-lengde-mismatchen på klokkedistribusjonssporene. Vi holder alle klokkespor innen 1 mm av hverandre, noe som gir et skjevbudsjett på 7 ps ved 6 ps/ns forplantningsforsinkelse. Multiplisert over 4 klokkedomenene og 50 ps total skjevhet gir 40 ps peak-to-peak.
EMI-indusert jitter er den gjenværende koblingen fra koblingsstøy inn i klokkesporene. Vi målte 60 ps peak-to-peak EMI-jitter på et typisk 2-lags PCB og 22 ps på et 4-lags PCB. Vi allokerte 60 ps for å dekke de verst tenkelige 2-lags økonomi-SKU-ene.
| Jitter-bidragsyter | Økonomi | Mellom | Premium |
|---|---|---|---|
| Krystall | 40 ps | 30 ps | 20 ps |
| PLL | 60 ps | 40 ps | 25 ps |
| Sporskev | 40 ps | 30 ps | 20 ps |
| EMI-indusert | 60 ps | 25 ps | 12 ps |
| Totalt (RSS) | 96 ps | 64 ps | 39 ps |
| Peak-to-peak (×2) | 192 ps | 128 ps | 78 ps |
| Budsjett | 200 ps | 180 ps | 120 ps |
| Margin | 4 % | 29 % | 35 % |
4. Krystallvalg per SKU-nivå
Krystallen er hovedreferansen for hele klokketreet, og valget avhenger av SKU-nivået. Økonomi-SKU-ene bruker en ECS-.327-12.5 kvartskrystall i en 3,2 mm × 2,5 mm SMD-pakke med 25 ppm toleranse og 12,5 pF lastkapasitans. Krystallen koster 0,18 USD per enhet ved volumer på 50 000 enheter og har en aldringsrate på 1 ppm per år.
Mellomnivå-SKU-ene bruker ECS-.327-12.5 pluss en SiTime SiT8208 PLL i en 2,5 mm × 2,0 mm QFN-pakke. PLL-en har et 0,5 ps RMS fasegulv for fasestøy og støtter fraksjonell-N-syntese, slik at 24 MHz- eller 26 MHz-referansen kan multipliseres til hvilken som helst utgangsfrekvens fra 1 MHz til 80 MHz. Den samlede kostnaden er 1,42 USD per enhet.
Premium-SKU-ene bruker en TXC 7M-48.000MEEQ-T-krystall pluss en SiTime SiT95201 VCTCXO (spenningsstyrt TCXO). TCXO-en har 0,5 ppm temperaturstabilitet fra -40 °C til +85 °C, sammenlignet med 25 ppm for den bare krystallen. TCXO-en er nødvendig fordi lydkodekens 96 kHz samplingsfrekvens ikke tåler frekvensdrift over 2 ppm. Den samlede kostnaden er 3,18 USD per enhet.
En representativ BOM-undersøkelse for Q1 2026 viser at mellomnivå-krystaller er kjøpt fra ECS Inc. til 1,42 USD levert, og premium-TCXO-er er kjøpt fra SiTime til 3,18 USD levert, med begge deler dobbeltkildekjøpt gjennom TXC og Abracon som alternativer.
5. PCB-layoutregler for klokketreet
Fem layoutregler avgjør om den målte klokketreytelsen samsvarer med simuleringen.
Regel én er kontinuitet i referanseplanet. Hver klokkespor må ha et kontinuerlig jordplan under seg. Et brudd i jordplanet under et klokkespor tilfører 8 nH induktans og forringer sporets impedans fra 50 Ω til 70 Ω, noe som forårsaker refleksjoner som viser seg som jitter.
Regel to er lengdetilpasning av spor. Alle klokkespor fra fordelerbufferet må være lengdetilpasset innenfor 1 mm. Vi bruker serpentinkabling på de lengre sporene for å matche lengden. Toleransen på 1 mm tilsvarer 7 ps skjevhet.
Regel tre er antall vias. Hver utgang på fordelerbufferet må kobles til lastpinnen gjennom to stitchingsvias innenfor 2 mm. To vias per pinne reduserer via-induktansen fra 1,2 nH til 0,4 nH og reduserer vias bidrag til jitter med 60 %.
Regel fire er skjermingsspor. Hvert klokkespor må skjermes av jordspor på begge sider, der skjermingssporene er sydd (stitched) til jordplanet hver 5 mm. Skjermingssporene reduserer EMI-kobling med 12 dB.
Regel fem er krystallnærhet. Krystallen må være innen 5 mm fra MCU- eller PLL-inngangspinnen. 5 mm-grensen tilsvarer 35 ps propageringsforsinkelse. En krystall plassert lenger enn 5 mm unna tilfører jitter proporsjonalt med avstanden.
6. Jitter-måling på produksjonslinjen
[fiks: engelsk-rest] Hver produksjonsbatch testes for klokkejitter ved hjelp av et Tektronix TDS6154C oscilloskop med 12 GHz båndbredde og en fasestøyanalysemodul. Testen tar 18 sekunder per enhet og kjøres på 100 % av enhetene. Passkriteriet er syklus-til-syklus-jitter under 200 ps for økonomi-SKUer og under 150 ps for premium-SKUer.
Testmønsteret er en kontinuerlig 50 MHz klokkeutgang generert av firmware-testmodus. Oscilloskopet fanger 10 millioner sammenhengende sykluser og beregner syklus-til-syklus-jitter ved hjelp av en histogram-basert algoritme. Spiss-til-spiss-jitteren er differansen mellom 99,999-persentilen og 0,001-persentilen i syklus-til-syklus-fordelingen.
I 2025 fanget jitter-testen 0,6 % av enhetene. De vanligste feilene: skitne krystallputer (0,3 %), feil lastkondensator (0,2 %), PLL-lås (0,1 %). Hver feilmodus har en spesifikk omarbeidingsprosedyre og en navneplate-klistring for sporbarhet.
| SKU | Jitter godkjennings-kriterium | Testtid | Utbytte-påvirkning |
|---|---|---|---|
| B1 | 200 ps pk-pk | 18 s | 0,4 % kassert |
| B2 | 200 ps pk-pk | 18 s | 0,4 % kassert |
| F8 | 180 ps pk-pk | 22 s | 0,5 % kassert |
| K7 | 180 ps pk-pk | 22 s | 0,5 % kassert |
| KF1 | 180 ps pk-pk | 22 s | 0,5 % kassert |
| L5 | 150 ps pk-pk | 24 s | 0,6 % kassert |
| P2 | 200 ps pk-pk | 18 s | 0,4 % kassert |
| Q6 | 180 ps pk-pk | 22 s | 0,5 % kassert |
| Q8 | 180 ps pk-pk | 22 s | 0,5 % skrap |
| T2 | 120 ps pk-pk | 28 s | 0,7 % skrap |
| Y6 | 120 ps pk-pk | 28 s | 0,7 % skrap |
7. Visualisering av klokketre på tvers av SKU-er
8. Klokketre-induserte feltfeil og kostnadsmotsetninger
Tre feltfeilmoduser stammer fra utilstrekkelig klokketre-design på en lesepenn. Den første er lydstamming når jitter overstiger 1 ns peak-to-peak; P2-stammingsraten falt fra 0,8 % til 0,04 % etter migrering til ECS-krystall + PLL. Den andre er SPI flash-lesefeil når jitter overstiger 200 ps; Q6-lesefeilraten falt fra 0,6 % til 0,06 % etter migrering til SiT8208 PLL. Den tredje er BLE-tilkoblingsbrudd når jitter overstiger 180 ps; F8-tilkoblingsbrudd-raten falt fra 0,4 % til 0,04 % etter migrering til CDCLVC1102 fanout.
[fiks: engelsk-rest] Kostnad-vs-margin-avveiningen driver vårt SKU-velgerverktøy. For typiske OID-boklesere anbefaler verktøyet B1 eller B2 med økonomi-topologien; for lydbokapplikasjoner anbefaler det Q6 med mellomtone-topologien; for premium OEM-program anbefaler det L5 eller Y6 med premium-topologien. Egendefinerte jittermål krever 12 ukers leveringstid og 3000-enhets MOQ.
Relatert lesning
- Lesepenn – strømskinnestøy og dekoblingsstrategi
- Lesepenn – jordpendling og SSOP-pakkeinduktans
- Lesepenn – PLL-sløyfefilter og båndbredde
- Lesepenn – PCB-design og EMC-kompatibilitet
- Lesepenn – SPI Flash og Quad SPI
- Lesepenn – EMI EMC og ESD-test
- OEM-lesepenn – ingeniørtjeneste
- Be om tilbud på lesepenn